随着计算机和微电子技术持续进步,在微处理器设计教学环节,如何增强微处理器架构学习中的直观性、提高学习效率是国内外相关教学研究的重要部分。本文在完成一个基于兼容ARM内核的微处理器系统实现工作的基础上,通过增加内部观测模块,提高全系统可观测性,搭建了一个具有一定可观测性能力的微处理器架构实验平台。该平台可应用到微处理器体系结构学习中,让学生更加直观的学习了解微处理器的内部结构与工作原理。本文首先完成了一款32位RISC体系结构微处理器设计实现工作,该微处理器具有指令简单、兼容性好的特点,结构上采用典型的3级流水线技术,集成有指令和数据共享缓存。其次,通过Wishbone总线将该处理器与中断控制器、外部存储器等外设,组成完整的片上系统。最后,根据微处理器架构教学目标,通过在该片上系统中增加可观测硬件模块,实现对微处理器系统主要功能单元运行状态的采集、存储与回放,满足对微处理器内部的运行状态观测的要求。论文完成了片上系统内部观测子系统结构设计,完成了Wishbone总线、取指模块、Cache模块、译码模块和执行模块观测器设计与集成工作,观测结果存在DDR2中,在程序执行完后,通过串口传输到PC上。同时根据观测内容设计实现了基于Chipscope软件的片内信号观测文件集合,实现了对观测结果的直接校验,进一步提高了整个平台的可观测性,增强了平台可用性。论文通过EDA工具对所设计的微处理器的功能进行了软件仿真和硬件测试,验证表明所设计各模块及整体功能的功能正确性和可用性。