近十年中,芯片特征尺寸持续减小,片上晶体管数目飞涨,半导体工艺技术得到高速发展。芯片的效率和处理能力不断增强。为了满足日益增长的设计需求,传统的ASIC设计越来越多的转向IP复用和系统规模集成的SoC设计。由于芯片尺寸的增大,线宽的减小和晶体管数目的增加,物理设计面临了更多的设计挑战。与此同时,多媒体应用有了更加广泛的市场需求,面向音视频的媒体SoC设计成为IC设计的热点。本文介绍由浙江大学信息与电子工程学系SoC R&D小组开发的具有自主知识产权的多媒体系统集成芯片——MediaSoC的物理实现新理念以及相应核心IP的开发设计。MediaSoC包含了两个可编程的处理器内核:RISC结构的处理器核RISC3200和RISC/DSP结构的处理器核MediaDSP3200。基于多媒体的应用,MediaSoC还集成了其他一些ASIC模块,例如视频编码模块、存储器控制单元、DMA控制器以及其他系统增强单元。该芯片采用SMIC 0.18um的制造工艺并一次流片成功。测试结果表明,MediaSoC能够广泛应用于多媒体应用领域,包括信号处理、实时音视频解码、图像处理领域。 多媒体系统芯片结构的复杂以及采用了先进的半导体制造工艺,给芯片的物理实现带来诸多困难。本文以多媒体系统芯片MediaSoC为例,作为其部分研究成果,着重讨论了多媒体系统集成芯片中的物理实现、连线和IP开发的问题。具体的内容以及研究工作包括: 快速建模的物理设计思想,缩短设计时间,加速芯片成型,提高市场的竞争力。在这个理念下指导的预布局、物理综合、电源规划、时钟树设计等关键步骤,中间穿插MediaSoC多核的结构特点,讨论了其有利于综合的结构设计,重点是项层与核心模块的结构划分。另外由于传统的逻辑综合在现代芯片设计中存在局限性,MediaSoC采用了基于物理综合的综合流程,把逻辑综合与物理综合紧密结合起来,并且在不同的综合阶段采用了不同的综合策略。 深亚微米工艺下的互连对时序的影响已经超过了逻辑单元,互连线间电容的建模分析以及相应的噪声预防必须在物理实现中得到充分的重视。与传统的布局布线后修复的流程相比较,在布局时控制局部单元密度,降低了耦合发生的概率;而边布线边修复的思路不仅缩短了所需时间,而且因为修复的及时性,避开了芯片末期金属资源被占用难以取得较好修复效果的困境,从而优化了时序结果。 IP设计是系统芯片集成的基础。良好的IP需要考虑RTL代码可重用性和维护、后端实现的效率以及模型的准确性。在这个准则的指导下,我们以TSMC 0.13um 1p8m标准单元工艺,设计并实现了四级超流水高速分裂式MAC的固核,克服了0.13um下常见的电压降违反和严重电迁移现象,并达到400MHz的设计目标。