数字下变频(DDC:Digital Down Convert)技术是软件无线电接收机的核心技术。其基本功能是从输入的宽带高速的数字信号中提取所需的窄带信号,将其下变频为数字基带信号,并转换成较低的数据率,以供后续的DSP作进一步的处理。自动增益控制(AGC:Automatic Gain Control)电路是一种在输入信号幅度变化很大的情况下,使输出信号幅度保持恒定或仅在较小范围内变化的自动控制电路;在通信设备,特别是通信接收设备中起着非常重要的作用。它能够保证接收机在接收弱信号时增益高,而接收强信号时增益低。使输出信号保持适当的电平,不至于因为输入信号太小而无法正常工作,也不至于输入信号太大而使接收机发生饱和或堵塞。本论文以科研项目《基于FPGA实现高速专用数字下变频器》课题为依托,详细介绍了一种用于数字下变频器中的自动增益控制电路的FPGA设计与实现,主要内容如下:1.介绍了数字下变频的原理与结构,本课题中基于FPGA实现的数字下变频器的结构、工作原理及采用的主要算法;2.介绍了自动增益控制电路的原理、结构及算法;3.详细描述了数字下变频器中自动增益控制电路的设计与实现,包括原理、结构、子模块划分、参数设置的讨论、接口设计、时序设计、各子模块实现的细节、代码设计、算法仿真、功能仿真、时序仿真及综合报告;4.进行了完善、严格的验证与测试,并给出了验证测试结果。论文作者已经在Altera的FPGA Stratix EP1S40F1020C5中实现了性能优异的自动增益控制电路,并且在整个DDC芯片中工作正常,达到了期望目标。