近年来,随着人们生活和社会发展需要,传统无线通信技术已经难以满足人们的应用需求。以超高清视频、虚拟现实(Virtual Reality,VR)等为代表的新一代应用需求不断涌现,因此,更高吞吐率、更高可靠、更低时延的无线短距传输技术成为了新的研究热点。目前广泛采用的多天线正交频分复用(Multiple-Input Multiple-Output Orthogonal Frequency Division Multiplexing,MIMO-OFDM)技术在解决超大容量数据传输时,对MIMO接收机信号检测技术提出了更高的要求。面向这些难点与挑战,本文从基础算法改进及其超大规模集成电路(Very Large Scale Integration,VLSI)架构设计两个层面为出发点,对室内高速MIMO-OFDM系统接收机信号检测技术进行了深入研究,全文的主要研究内容概述如下。首先,本文介绍了研究背景与意义和国内外研究现状,总结了MIMO接收机多天线信号检测技术所面临的难点问题;基于此,给出了MIMO-OFDM接收机信号检测系统研究所依据的典型室内信道特征及其系统架构;特别是,对面向高吞吐率、高可靠性、低时延的信号检测技术所面临的关键难点问题进行了分析。随后,针对室内复杂条件下大容量、低时延的短距传输问题,本文对近似ML的实数域K-Best检测算法中的信道预处理和树形搜索算法进行了研究,具体包括:首先鉴于实数域信道预处理计算复杂度过大,提出了以列向量l~1范数为参考对信道矩阵成对的列向量进行顺序调整,使信噪比高的层先进行检测,从而达到更好的检测性能;进一步,将传统QR分解时的平方求根号运算和单位化除法运算转换为坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC),以降低运算的复杂度;最后,针对实数域K-Best搜索算法层数增加一倍的问题,依据改进信道矩阵预处理后R矩阵的特点提出了对相邻两层子节点进行同时展开,从而达到在实数域检测系统上降低检测时延的目的。最后,面向所提信道预处理算法和K-Best搜索算法的硬件实现,提出了其各个关键环节的优化和VLSI复用架构方案。相较于传统的信道矩阵预处理VLSI实现方案,本方案采用l~1范数进行成对列向量排序可以节省18.6%的乘法器资源;同时,使用CORDIC单元对成对的列向量进行求模和单位化运算,从而避免了传统方法中的开根号和除法运算;进一步,在K-Best搜索环节使用查找表(Look-Up Table,LUT)进行并行子节点展开,从而比传统的节点列举法实现减少了K-1个时钟周期消耗;此外,通过对奇偶并行排序单元优化,较传统Z字型排序规则可降低50%的比较器级数,而较传统的奇偶并行排序单元可节省22.8%的比较器。综上所述,本文所提VLSI方案相较于传统实现,在MIMO信号检测的时延和复杂度上更具有优势,理论分析与仿真实验表明,室内高速MIMO-OFDM系统在接近最大似然(Maximum Likelihood,ML)检测性能、降低检测时延的同时可达将近2Gbps的吞吐率。