论文部分内容阅读
超高频射频识别技术(UHF RFID)，由于其具有读写距离远，传输速度快等优点，现已经广泛应用于图书馆管理，物流监控，门禁安全等领域。超高频射频识别技术的快速发展以及应用需求的激增，加速了射频识系统的研究和设计。所以，超高频射频识别芯片的研究和设计具有重要的意义。 本文完成了应用于UHF RFID的Delta-Sigma小数分频频率综合器的研究和设计。本文设计的频率综合器的采用了锁相环结构间接模拟方式;小数分频采用了三阶级联噪声整形(MASH1-1-1)△∑调制器。 本文的工作和创新点主要集中在以下几个方面: 1.本文介绍了△∑小数分频频率综合器的组成模块和系统参数。本文详细介绍了鉴频鉴相器(PFD)，环路滤波器(LPF)，LC负阻压控振荡器(LC-VCO)，分频器(Divider)的功能和系统参数;本文对锁相环的系统参数给出了精准地计算;本文对△∑调制器的功能和实现给出了准确的信息。 2.本文对应用于UHF RFID的频率综合器完成了系统参数定义;结合欧洲的ETSI208-1和EPC-C1G2标准，以及的中国800-900MHz草案，确定了△∑小数分频频率综合器的参数应该为: (1)相位噪声的指标:-94dBc/Hz@125kHz，-114dBc/Hz@375kHz; (2)频率综合器的频率精度小于250kHz，确定为125kHz。 (3)综合器的稳定时间应该小于2mS; (4)过冲应该小于5％。 3.本文完成了Delta-Sigma小数分频频率综合器的verilog和veriloga建模;其中包括了:PFD-CP和VCO veriloga模块，VCO自动调谐系统的、可编程分频器的、SDM的verilog模块。 4.本文在频率综合器的系统模型中创新地引入了各种非理想因素: (1)鉴频鉴相器模型加入了导通时间和输出电流的dismatch，以及噪声jitter; (2)压控振荡器模型加入了多频带频率自动调谐系统，多频率带非线性VCO系统以及jitter模块; (3)可编程的小数分频器系统中加入了SDM调制模块和jitter模块。 5.本文详细的介绍了VCO，CML结构模拟分频器的设计方法，给出具体的设计实例。 6.本文在PFD-CP和环路滤波器的设计中大胆的加入了可编程控制字，增加了系统的稳健性。 7.本文基于TSMC0.18um工艺完成了△∑小数分频频率综合器的设计和仿真。相位噪声为-100dBc/Hz@125kHz，-114dBc/Hz@375kHz，-121dBc/Hz@1MHz，稳定时间为1mS，功耗为4.5mW. 8.本文完成了综合器的测试。测试结果表明系统可以正常工作，但性能有所不足。