现代科技的发展使得人们对微系统的小型化,高性能,多功能,低功耗和低成本的要求越来越高,基于TSV技术的三维系统封装(3D SiP)技术愈发显现出重要的研究价值和应用价值。本文重点针对3D SiP技术中的TSV侧壁绝缘工艺进行了深入的研究。　　 首先,本文利用盲孔实验的方法,对TSV侧壁绝缘的工艺流程进行了设计和实验,对Si深孔刻蚀、PECVD SiO2、刻蚀底部SiO2、金属腐蚀等工艺有了深入的研究。其中着重考察了PECVD的保形覆盖特性(TSV顶部/侧壁的保形性参数约为22％,顶部/底部的保形性参数约为38％),同时探究了去除干胶和腐蚀Ti、W、Cu的方法和条件。　　 其次,本文创造性地开发了基于Parylene作为刻蚀中的侧壁保护的工艺,成功的制备了完整的TSV绝缘侧壁。SiO2绝缘侧壁的上、中、下部的厚度分别为0.93μm,0.49μm,0.40μm。新的工艺可以有效地解决侧壁SiO2在刻蚀过程中不可避免的被削减,导致侧壁绝缘层进一步变薄的问题,从而可以增强TSV电互连的可靠性。　　 最后,本文对TSV内部SiO2绝缘侧壁的电学特性开展了系统的测试工作,并通过理论计算和建模仿真来分析验证。经过测试,SiO2侧壁绝缘层的击穿电压在40V左右,平均击穿场强约为100v/μm,圆孔TSV的击穿电压要高于方孔TSV。TSV的电容测量值是氧化层电容和Si衬底电容串联的结果。总电容和Si衬底的电容都是在几十fF的量级,氧化层电容在几百但到几个pF的量级。Q3D仿真与理论计算结果能够与测试结果有较好的吻合。