随着存储技术和芯片工艺的发展,NAND闪存因其体积小、容量大等优势而成为新型数字存储系统的主流之一。多电平单元（MLC）技术使闪存的存储容量翻倍,但同时也引入了更强的噪声与不可避免的干扰,因而降低了存储数据的可靠性。纠错码是提高存储可靠性的一个有效方法。低密度奇偶校验（LDPC）码及基于软信息的迭代译码方法,因其往往具有比采用硬判决译码方法的BCH码和RS码具有更好的纠错能力而被广泛地应用到NAND闪存中。译码所需的软信息的刻画对LDPC码译码性能有很大影响:软信息越准确,译码性能越好。软信息的精确计算依赖于存储数据的精确检测。在MLC型NAND闪存应用中,对存储数据的检测,就是对存储单元阈值电压的检测,往往是感知一个阈值电压范围,范围越小,获取的软信息越准确;但是,带来的计算复杂度就会越高、时延就会越大。因此,如何对MLC型NAND闪存存储单元上的阈值电压进行有效检测是一个值得探索的研究方向。本论文从研究MLC型NAND闪存的物理结构和特征出发,建立闪存存储信道模型,分析闪存中LDPC码软判决译码的特点,针对软信息的计算需求,探索MLC型NAND闪存存储单元上的阈值电压检测技术并进行设计。论文的主要贡献包括以下两方面。（1）提出了一种基于相对精度丢失率的非均匀阈值电压感知优化方案。首先,根据MLC型NAND闪存的物理结构和特征,结合Monte Carlo仿真实验,分析主要噪声因素,即单元间干扰（CCI）和持久性噪声（RN）,对存储单元阈值电压的影响。由于噪声的复杂性,使得存储单元阈值电压的准确刻画非常困难。接着,利用高斯近似的方法,给出了存储单元阈值电压分布的一个便于计算的数学表示,并通过仿真实验验证这种近似的有效性。然后,基于LDPC码软译码在MLC型NAND闪存信道模型下的软信息（LLR）的计算特征,提出了相对精度丢失（RPL）率的概念,并利用RPL来确定引起存储错误的电压重叠区间范围,进而设计非均匀的阈值电压感知优化方案。最后,通过仿真实验验证了该方案在存储可靠性方面的优势。（2）提出了一种基于相邻状态均值偏移估计的低时延读取电压优化方案。首先,介绍了NAND闪存中由于重读机制带来的时延问题,特别地,重读次数越多,时延越长。最优读取电压的设计可减少重读次数,进而降低时延。接着,结合单元间干扰和持久性噪声的特征,在不知道存储状态电压分布的情况下,对电压分布均值的偏移量进行估计,进而设计最优的读取电压。值得一提的是,此读取电压优化设计只需一步计算,是一个低时延的设计。然后,利用本文提出的基于RPL的非均匀阈值电压感知优化方案中计算得到的最优读取电压验证了该设计的有效性。最后,通过仿真实验对该读取电压优化设计的性能进行了论证。