为满足当前视频分辨率越来越高的要求，JCT-VC(Joint Collaborative Team on Video Coding)提出了最新的视频编码标准高效视频编码（High Efficiency Video Coding，HEVC）。HEVC相比H.264/AVC，编码效率提高了50％，以满足对视频更好的视觉质量要求和更高的分辨率的需求。环路滤波器（In-Loop Filters）在HEVC编码标准中起着重要的作用，包含去方块滤波器(Deblocking Filter，DF）和样本自适应补偿器（Sample Adaptive Offset，SAO），DF平均能节省1.3%-3.3%的码率，SAO是HEVC新提出的方案，能平均节省3.5%的码率。环路滤波器对图像的显示效果和压缩效率起着关键的作用，但其复杂度占HEVC编码器的1/6和解码器的1/3，伴随着的巨大的计算资源开销，且随着HEVC应用范围越来越广，HEVC的实时编码的研究成为一项具有重要研究意义且巨有挑战性的工作。　　本文首先提出了一种无需迭代计算的快速滤波边界判断算法，比HM16.9参考平台中算法能平均节省26.6%的处理时间，且该算法在硬件中仅需要14个时钟周期就能完成边界判断。为提高DF的并行度从而提高DF吞吐率，本文在DF模块中提出基于基本滤波单元的边界滤波方法，能实现数据复用和并行滤波，节省片上存储和处理时间；此外，还设计了DF和SAO的组合交织流水线，使得DF和SAO信息统计之间的数据能实现完全复用，节省SAO信息统计处理时间，仅需要约420个时钟周期就能完成DF和SAO信息统计。之后采用便于硬件实现的快速SAO模式判断方法，仅需要约30个时钟周期便能完成SAO模式判断。经过FPGA平台验证，整个系统流水线对最大编码单元（Largest Coding Unit，LCU，64×64）的处理时钟周期数为460，较相关设计减少了18%左右的处理周期数。　　最后基于TSMC90纳米CMOS工艺将本文设计的高吞吐率环路滤波器进行实现验证，结果显示，整个系统的资源开销约为137K，最高工作频率达250MHz，吞吐率高达26.71Gbps，能支持超高分辨率7680×4320@60fps的视频流的实时处理。