论文部分内容阅读
自适应对消数字系统就是通过自我调节以对通信系统中的噪声进行对消的一个数字系统。将自适应算法具体实现在硬件平台上是工程项目中必须要做的一个环节,也就是自适应对消数字系统的设计。目前论文中和具体工程中,自适应对消数字系统所采用的自适应算法主要是定步长LMS算法,经典的变步长算法应用在对速度有要求的自适应对消数字系统中存在难以实现,存在占用资源太大以及计算时间太长等问题。本文研究工作的对象是应用在通信系统,特别是跳频电台系统的自适应对消数字系统的算法设计,所以算法收敛时间是主要关注点,本文提出了基于FPGA的截位变步长算法,对比应用在FPGA自适应对消数字系统上的经典算法,截位变步长算法在收敛速度上有所提高,可以更好的解决军工跳频通信系统中对时间要求严格的难题。本文首先分析了自适应对消数字系统的相关原理,然后,介绍了基于自适应滤波器和自适应算法的自适应对消数字系统。然后通过分析定步长LMS算法、Kwong变步长算法原理和分析数字系统算法设计的准则,提出了一种基于FPGA自适应对消数字系统的新的变步长算法,在此命名为截位变步长算法。接下来在Matlab上对经典的定步长LMS算法、Kwong变步长算法和截位变步长算法进行仿真对比分析,最后在Altera公司的Quartus13.0平台身上进行自适应对消数字系统固定步长LMS算法和截位变步长算法的仿真,结合实际系统应用需求,对各项参数对系统的影响做了详细的分析并将仿真的数据输出到Matlab进行仿真后分析,得出结论:32阶截位变步长LMS算法数字系统所能达到的最大时钟频率是66.65MHz,数据输入信号最高频率为16MHz,经过400个数据周期可以达到约40dB的抵消,经过600个数据周期可以达到约60dB的抵消,与经典的定步长LMS算法收敛速度有所提高,具有一定的工程实用价值。