多线程、多处理器核是近年来微处理器设计领域最重要的技术趋势，本论文 以此为研究的重点，从体系结构和物理设计两个角度对64位多线程多处理器芯 片进行关键技术研究。 首先，较为完整的综述和分析了高性能微处理器设计技术的发展趋势，并以 此为基础，基于本研究单位现有的技术积累特点设定了一个多核多线程的处理 器芯片结构进行研究，其主要特征为细粒度、交织执行的多线程、对称组织的 多核CMT结构。 在体系结构关键技术方面，对提出结构的总体架构、多线程核的流水线基本 特征等进行了分析，并基于Simics建立了指令级仿真模型和环境，构建了具有 多线程特征的测试程序。 在建立的仿真环境中启动操作系统，并运行测试程序，证实了所研究结构可 以有效的隐藏访存操作的延迟，能够提高处理器效率。重点对一级、二级缓存 的行为特性、工作负载分配和线程调度、处理器工作效率进行了分析，对于各 级缓存的容量、组织策略、互连方式、线程调度等问题得出了一些初步的结论。 同时，进行物理设计方面的关键技术研究，研究了微处理器的基于定制方式 的设计方法学与设计流程，以定制方式在0.18微米工艺下实现了存储管理单元、 AES加密算法中S-Box的设计，并对设计结果进行了分析与比较，对多线程处 理器核实现的关键要素——支持多线程切换的寄存器堆和边沿触发器给出了90 纳米工艺下的物理实现方案。 本论文针对近年来高性能微处理器设计中出现的关键问题，围绕多线程、多 处理器展开研究工作，为今后高性能微处理器的设计研究工作提供了相关的研 究基础，提出了有价值的研究方向。本论文的研究工作得到了国家863计划课 题“32位高性能嵌入式CPU开发”、“64位可扩展多处理器芯片中法合作与关 键技术研究”、“中法合作多核CPU”、上海市集成电路专项研究课题“多核 CPU研究”的支持。 关键词：微处理器，多线程，多核，体系结构，物理设计