论文部分内容阅读
为了解决三态按内容寻址存储器(TCAM, Ternary Content Addressable Memory)在深亚微米时代严重的软错误现象以及加固所带来的高功耗问题,本文改进了一款基于嵌入式DRAM (eDRAM, embedded Dynamic Random Access Memory)刷新机制的新型低功耗TCAM抗软错误系统结构,可以很好的解决上述问题。基于系统对低功耗的考虑,本文设计了一种折叠式NAND型TCAM匹配线以降低系统的搜索功耗,从而达到降低系统总功耗的目的。此外,左右双半区分工模式的双汉明编码和译码纠错电路可以确保系统对全部一位翻转以及部分两位翻转进行纠错,从而达到系统软错误免疫的目的。并且,三管DRAM单元的引入则大大降低了由汉明码纠错带来的复杂刷新时序。因此,该结构是以TCAM存储阵列为核心,利用eDRAM的高临界电荷以及周期性刷新的特点,通过不断地将经过汉明纠错的数据信息重写到TCAM阵列内部来实现TCAM系统的抗软错误功能。本文在简要介绍TCAM结构的基础之上,对当前国内外TCAM的低功耗、抗软错误研究进行了详细的分析,从中选取了符合低功耗且抗软错误条件的解决方案；接着,本文针对上述方案在深亚微米尺寸下的三处不足进行了改进,即对其内部的TCAM匹配线、汉明纠错电路以及eDRAM阵列进行了优化和改进;然后,本文基于上述三处不足分别设计了各自的解决方案,并对其进行相应的仿真测试,以分析和证明该解决方案的正确性；本文最后搭建了一个16×16 bits的完整测试系统以完成无错误时的功能仿真和有错误时的纠错仿真,分析系统在低功耗和抗软错误领域的合理性。仿真结果表明,上述系统结构对所有一位软错误有着极强的免疫能力,对部分两位软错误有纠错能力。与加固前相比,系统的搜索功耗只增加了29.8%,写入速度和搜索速度基本未受影响。该结构的提出对当今TCAM的低功耗及抗软错误加固技术的研究具有一定的参考价值。