论文部分内容阅读
射频识别(RFID)作为快速、实时、准确采集与处理信息的高新技术,已经被世界公认为21世纪十大重要技术之一。RFID技术具有很多突出的优点,因此在全世界范围内大规模快速普及,在给人们的生活带来便利的同时,更推动了众多领域生产效率的提高。RFID技术本身发展也相当迅速,现阶段RFID标签已基本实现便携化,但同时阅读器的便携化进程还处在起步阶段。要做到阅读器的便携化,势必要往单芯片实现收发器的方向发展。到目前为止,世界上已实现的RFID单芯片收发器设计寥寥无几。因此,大力开发RFID单芯片收发器,使RFID阅读器变得体积更小、功耗更低、价格更便宜,成为RFID技术发展的一个重要方向。本文基于EPC C1G2标准,设计了UHF RFID阅读器数字基带系统,采用IBM8RF 0.13um CMOS工艺完成了ASIC实现,并对芯片进行了测试。本论文主要工作及成果如下：1.针对EPC C1G2标准,提出了符合标准的阅读器数字基带系统架构,确定了发送链路、接收链路的调制方式、编码方式、数据速率等参数,并对其中关键模块进行了结构分析与优化。2.对数字基带系统中的各个模块进行RTL设计,针对ASIC实现对电路作进一步优化,改进仿真验证方法以得到更准确的仿真结果,并在各模块仿真验证通过的基础上进行了系统整体仿真验证,仿真结果表明整体功能符合EPCC1G2标准要求。3.基于0.13um CMOS工艺流片,采用QFN100封装,有效IO PAD为96个,Die Size为3mm×3mm,电路门数为120K。4.对阅读器数字基带芯片进行了详细的测试,测试结果表明数字基带系统中各模块功能正确。数字基带芯片发送PIE编码的数据速率为40Kbps,接收标签反射FMO编码的数据速率为80Kbps,支持的命令有Select、Query、QueryAdjus、QueryRep、ACK、NAK、Req_RN、Read及Write等。