移动存储设备因使用方便得到了广泛应用,在对其中存储的数据进行加密保护时,加密方式有硬件加密和软件加密两种。硬件加密方法因为具有诸多软件加密所不具备的优势,使得国内外对它的研究越来越重视,密码算法的硬件实现是这其中的核心内容。随着密码学的发展,新的算法不断取代旧算法,AES作为对DES的替代,在近几年已经广泛应用到工业与商业领域。AES算法的硬件实现,主要有ASIC和FPGA两种实现方式,目前国内用ASIC实现AES算法,在不计资源占用的情况下,加密速度最快已能达到51.2Gbps。使用FPGA实现密码算法与使用ASIC实现相比,可根据需要均衡速度与资源使用情况,具有较高灵活性。本文使用DE2-70开发平台,在Altera的CycloneⅡ EP2C70芯片上,实现了在128位初始密钥模式下128位明文数据的AES加密算法。在实现AES算法的基础上,编写位宽转换模块,使加密部分可以与其他类型总线连接。在AES算法实现中,使用流水线技术,非对称的密钥扩展算法实现方式,提高算法执行时的吞吐量,并尽量减少芯片资源的消耗。加密后的数据将被存入一个NOR Flash芯片。对于密文的验证则使用LCD,用可视化的方法证明算法实现的逻辑正确性。AES算法部分、数据位转换模块以及Flash控制器均使用Verilog语言编写,编译环境是QuartusII 9.0。经测试证明,所设计的AES算法模块逻辑功能正确,可以对数据进行加解密运算,之后在LCD1602上显示结果,并且能对16位输入数据进行加密,将结果存入闪存。