论文部分内容阅读
伴随着摩尔定律的发展,数字集成电路已经到达超深亚微米工艺节点,IC芯片上互连线工艺尺寸和间距逐渐变小,芯片工作频率逐渐变高,芯片上由互连线间电磁场耦合引起的串扰问题已经成为制约芯片性能的瓶颈。串扰能够造成片上信号时序和逻辑混乱,影响芯片的正常功能,所以串扰作为片上信号完整性(SI)的核心问题之一被广泛关注。差分传输线(DTL)与一般的互连线相比,有更快的信号传播速度和更强的抑制串扰能力,所以它得到了广泛的研究和应用。但是差分传输线与周围互连线间也存在着串扰问题,严重时也能影响信号的完整传输,因此如何有效抑制差分传输线间的串扰成为当前的研究重点。本文针对65nm CMOS工艺下VLSI中差分传输线的串扰问题,做了以下工作:1.在串扰原理基础上进行了片上65nm工艺尺寸下寄生参数的提取,包括电阻、电容(对地电容和耦合电容)和电感(自感和互感),该寄生参数提取中考虑了趋肤效应,并且加入了电感L,有更高的准确性并且更适用于高频传输线。2.根据串扰原理,建立了平面结构的等效RLC电路模型,该模型考虑了邻线间和非邻线间电磁耦合情况,通过研究分析得出,邻线间需要同时考虑电场和磁场耦合,而非邻线只需考虑磁场耦合。然后通过不同结构参数下四线差分结构HFSS三维物理模型和ADS等效电路模型S参数联合仿真,对提取的S参数曲线进行拟合,结果表明在频率变化为0~20GHz内,该等效RLC电路模型ADS仿真和HFSS三维物理模型仿真的S参数曲线能够很好地拟合,S参数平均误差不超过8.31%。3.提出了等效阻抗的概念,即将传输线间的电磁耦合等效为一个阻抗,通过等效电路模型可以计算出不同线间的等效阻抗,等效阻抗能够更加方便简单的分析串扰耦合问题。然后研究了差分传输线的串扰特性,通过HFSS三维仿真获得了不同物理结构下差分传输线的串扰情况,包括传输线的长度、线间距、接地板高度、通孔和拐角,并且使用等效阻抗分析了结构对串扰影响机理,得出了抑制串扰差分传输线设计规则指导。4.通过将不同结构的差分传输线HFSS仿真TouchStone文件(S参数网表)导入ADS,实现了差分传输线在ADS中的时域仿真,在10GHz频率下,通过对ADS仿真得到的耦合电压和信号眼图进行对比分析,提出了抑制串扰差分传输结构,即平面差分结构差分对间距3倍线宽(3W)和对角差分结构间距2倍线宽(2W)结构,该结构在保证最小布线面积情况下能够完成信号的理想传输。