论文部分内容阅读
本论文设计并验证了一个8位的嵌入式LME_C51 MPU IP核,该MPU应用在DVI数字图像接口芯片中,通过对I~2C总线的控制,实现TMDS接收器和TMDS发射器间的身份验证等信息交换。该MPU采用程序存储器和数据存储器各自独立工作的哈佛结构,采用两级流水线,两级流水线分为取指令和译码及运算和写回两个子过程。这两个子过程各自独立进行,加快了MPU的处理速度,使大多数指令(非跳转指令)能在一个时钟周期内完成。该MPU总体设计分为指令存储部件,数据存储部件,接口部件和执行部件4大部分,具有多条指令,多种寻址方式以及计数器/定时器,串行通信接口,并行通信接口,中断工作方式等多种资源,能完成多种复杂的运算和控制功能,可作为一个IP核嵌入到各种ASIC专用芯片中,为各种数字系统设计提供强有力支持。本论文还设计了一个I~2C EEPROM的虚拟器件,该器件将I~2C总线上主控器发出的连续N个字节数据写入到EEPROM存储单元指定地址开始的N个单元,能将EEPROM存储单元指定地址开始的N个单元的N个字节数据从SDA线输出。用它充当I~2C总线上的从控器,接收LME_C51 MPU的控制,通过将含有I~2C总线控制指令的MPU与I~2C EEPROM相连接,进行联合仿真,验证了MPU具有正常的I~2C总线控制能力。本论文根据LME_C51 MPU的各种工作情况,对LME_C51 MPU进行了仿真验证和FPGA验证等多种验证。本论文利用KEIL C51软件编制多种测试程序,将这些测试程序转化为可综合的LME_C51 MPU内部ROM模块,进行仿真验证,各种测试的仿真验证结果正常。还利用FPGA平台,完成LME_C51 MPU IP核的综合,映射,实现和管脚配置,完成LME_C51 MPU IP核在FPGA环境中的验证,该MPU的各种情况的FPGA验证结果正常。