论文部分内容阅读
随着微电子技术的快速发展及其应用领域的不断扩大，电子和通信业界对于现代电子元器件、电路小型化、高速度、低电源电压、低功耗和提高性价比等方面的要求越来越高.BiCMOS技术，特别是SOI BiCMOS技术，因为兼具CMOS电路高集成度、低功耗的优点和双极电路高速、强电流驱动能力的优势，能够满足多方面性能需要并且具有广阔的应用前景。
本论文正是在上述背景下，结合我们承担项目开展了一系列研究工作，主要包括以下几个方面：第一，制备顶层硅重掺杂、厚埋氧层、顶层硅厚度均匀性好的四英寸SOI材料；第二，探索含有硅化物埋层的SOI新材料，研究埋层材料硅化反应特性以及与二氧化硅之间的键合工艺，研究硅化物埋层对SiGe HBT器件性能的影响；第三，研究在重掺杂SOI材料上高质量SiGe薄膜外延，优化SiGeHBT外延层参数等.获得的主要结果如下：
采用等离子体活化低温键合、智能剥离/背面机械减薄工艺成功制备出了四英寸顶层硅重掺杂的SOI材料.测试结果表明，智能剥离工艺获得的SOI片顶层硅厚度均匀性好，偏差不超过±5％，优于背面机械减薄获得的SOI片顶层硅厚度均匀性；用secco腐蚀法表征两种减薄方法获得的SOI片顶层硅质量，结果表明SOI片顶层硅的线缺陷密度为～103cm-2；原子力显微镜(AFM)表征显示，采用重掺杂硅片制备的SOI片表面粗糙度低于采用常规掺杂硅片得到的SOI片表面粗糙度；优化了剥离工艺，明显降低SOI材料表面的砂眼现象。
首次成功制备了以硅化钼薄膜为埋层的SOI新结构材料(Silicon-Silicide-on-Insulator,简称SSOI).分析结果表明，硅化钼的生成顺序是从富金属相逐渐过渡到富硅相，经过900℃退火20min可以得到t-MoSi2埋层，t-MoSi2热稳定性较好，电阻率为59.4μΩcm，比重掺杂硅的电阻率低两个数量级.RBS分析表明经过900℃退火的SSOI样品顶层硅晶体质量较好，高温退火可以有效修复智能剥离引起的损伤；在从Mo3Si向MoSi2的转变过程中，Mo原子是主导扩散原子。
在nSi/n+Si/t-MoSi2/SiO2/Si Sub和n Si/n+Si/SiO2/Si Sub材料上制备了p+n二极管，深入分析了二极管的反向I-V特性，结合电化学腐蚀得到的穿透位错密度随深度分布的图像，深入分析了器件I-V特性和材料缺陷分布之间的联系.分析结果表明，t-MoSi2埋层能够起到缓冲层的作用，减少了由于氧化埋层和顶层硅热失配导致的穿透位错，从而降低了缺陷引起的二极管反向产生电流值。
从器件直流特性和频率特性出发，对各外延层的厚度、掺杂浓度对器件性能的影响进行了讨论，最后给出了SiGe HBT器件的一维参数.在四英寸n Si/n+Si/SiO2/Si Sub材料上，采用超高真空化学气相沉积(UHVCVD)方法外延了高质量B掺杂SiGe薄膜和本征硅盖帽层。对外延材料的表征结果显示，SiGe外延层晶体质量好，与Si外延层之间界面清晰，未观察到失配位错的存在，从XRD结果计算得到的SiGe层应变率为96.4％。
首次比较了制备于SSOI衬底和SOI衬底上的SiGe HBT的频率特性。针对给定的器件参数，SSOI衬底上的SiGe HBT的最高特征频率比SOI衬底上SiGe HBT的最高特征频率提高30％，相同的工作频率下，SSOI衬底上SiGe HBT的集电极电流密度比SOI衬底上SiGe HBT的集电极电流密度显著降低。
对键合工艺和钨掺杂的硅材料在三维PCRAM电路上的应用进行了探索，创新性的采用磁控溅射制备的钨掺杂的硅薄膜与硅片键合，红外透射(IR)分析表明，键合界面良好，并改进了退火条件，在真空环境下退火有效消除了界面产生的气泡。采用钨掺杂的硅薄膜作为键合介质的创新性在于Si元素起到键合成键的作用，同时W元素能够提供自由电子，降低薄膜的电阻率，起到对薄膜掺杂改性的作用，对薄膜的霍尔测试结果表明通过调整W元素比例，材料的载流子浓度可以增加至3.5×1024cm-3，有望成为三维PCRAM电路中的字线材料。采用氧化层作为腐蚀自停止层的背面腐蚀工艺能够实现外延层的低缺陷密度、高厚度均匀性转移，转移得到的硅片表面粗糙度小于1nm.探索了以SiO2作为隔离介质的金属字线结构与硅片的键合工艺和外延层转移工艺。