数字视频信号的解码系统采用专用的解码芯片完成MPEG2的解码，MPEG2的数字视频信号通过解码芯片后，输出的PAL／NTSC制式的模拟视频信号经过放大后直接输出在A／V端子上，可以通过监视器进行直接观看输出的视频信号，对解码后的数字音频信号进行D／A转换后输出在A／V端子上。在设计中采用FPGA进行系统的时序变换，对PS流的信号进行控制信号的转换，使输入端的PS信号能够符合解码芯片的输入时序要求。对HIF总线的时序、PCM串行总线的时序、I2C总线的时序进行模拟，使得MCU能够访问系统的各个模块，从而进行系统的配置和设置。用汇编语言编写的MCU程序通过模拟I2C总线与FPGA进行接口，通过FPGA的时序变换后就可以控制整个系统，完成系统的配置。压缩信号的获取通过一块由专用视频压缩芯片组成的系统中获取，通过串口对压缩系统进行下载和配置，使输出的信号符合解码的要求。