无线通信技术的不断发展使其对数字信号处理平台的处理速度和易升级性有很大的要求。FPGA阵列结构已经成为取代传统的ASIC多芯片结构的高效数字信号处理平台，这种平台在可配置、易升级性上都有明显优势。而在这种平台上实现信号处理算法可以采用处理器模式和逻辑模式两种，其中处理器模式在灵活性上和升级周期上明显优于逻辑模式，但在处理速度上逊色很多。本文采用的处理平台上，我们采用了“处理器+加速器”的模式以兼顾以上两者的优势，以取得更好的性能。对于处理器而言，目前市场上广泛使用的有ARM/TI DSP两种，这两类在特定的领域都有较好的优势，但在通信数字信号处理这一特定应用中，需要一些针对性的特殊设计。本论文针对无线通信数字信号处理这一特定应用，进行了微处理器的设计。首先，本论文在深入理解无线通信算法的基础上，以通用精简指令集计算机架构（RISC）为基础，针对无线通信算法中的常用运算，进行了指令集的扩展，新增了乘加和比特反转等指令，使微处理器在无线算法处理上的执行时钟数上有一定的提升。在设计方法学上，本论文通过运用EDA软件，采用指令集描述语言进行架构描述和设计，使设计的重点在于架构和指令集的描述而不是代码的编写和调试，从而极大的减小了处理器的设计周期。同时，对于编译器的设计，本研究采用对EDA软件进行配置的方式实现，缩短了编译器的设计周期，也提高了处理器的易用性。本论文设计的微处理器采用六级流水的架构，指令的处理分为指令预取、取指令、指令译码、指令执行、存储器访问和寄存器写回六级流水，流水实现单周期指令操作，使指令在处理的吞吐率上有一定的优势；同时，论文在深入研究流水线执行的过程的基础上，发现了流水线存在的数据冲突和分支冒险，并对此提出了合理的解决办法，极大地提高了处理器的执行效率。此外，本处理器扩展了中断接口，方便处理器和外部环境进行信息交互，以实现处理器和加速器的协调工作，通过加速器的引入进一步提升数字信号处理的速度。最后，通过架构描述自动生成RTL代码，同时生成相应的逻辑电路在FPGA上得到验证。