论文部分内容阅读
为了形成具有自主知识产权的16QAM(quadrature amplitude modulation)数字解调模块,同时结合重庆西南集成电路设计有限公司的研发项目,本文就16QAM数字解调性能验证这一课题展开研究。本文在简要介绍16QAM调制解调机制的基础上,深入研究了当前的16QAM数字解调方案,同时给出了本文的解调方案,并对解调器中的各个子模块,如匹配滤波器模块、频偏观测器模块、载波恢复模块、码元同步模块、低通滤波器模块进行了详细的设计。在此基础上成功开发出了整个解调系统的源代码。根据16QAM数字解调系统对频偏的严格要求,选取叉积鉴频器来构建频率同步环路;根据16QAM调制信号的特点,选取平方根升余弦滚降滤波器作为匹配滤波器;根据载波相位快速跟踪且抖动较小的要求,选择改进的判决反馈鉴相器为基础构建的载波恢复环路;根据系统对码元同步的严格要求,选择基于Squaring Timing算法的前馈码元同步环路。在此基础上,对所提出的16QAM解调方案进行了系统浮点数仿真、定点数仿真和FPGA(Field-Programmable Gate Array)原型验证,对技术实现中的关键技术和难点进行了研究分析和改进优化。本文首先通过比较分析各种解调算法性能,依据系统参数要求,确定了符合性能要求的解调方案;其次,建立了系统仿真模型,对解调模型进行了浮点数仿真,以证明本文的解调系统性能满足项目的性能指标,在此基础上为实现低功耗和误差控制进行了定点数仿真,再次用Verilog HDL语言对解调模型进行了硬件描述;最后为了验证硬件实现逻辑和16QAM解调模块的参考指标,如面积、功耗以及约束频率等,本文对解调方案进行了FPGA验证。研究结果表明:本文所设计的解调系统在基带码率为1M、信噪比不小于16.01dB的条件下,解调误码率低于0.1%,达到了公司所提出的在信噪比不小于22dB的情况下,解调误码率低于0.1%的性能指标。