随着数字处理技术的蓬勃发展,基于数字信号处理的系统对模数转换器(ADC)提出了越来越高的性能要求,尤其在宽带通讯领域,更加需要ADC有较高的转换速率。流水线ADC兼顾精度、速度和功耗等方面性能的折衷,因而在无线通信、雷达等系统中其往往成为首选的结构。本文基于SMIC 0.13um工艺完成了12Bit 200Msps流水线ADC中关键电路的设计。论文首先对流水线ADC中存在的非理想效应进行分析,并在此基础上对ADC进行了Simulink建模与仿真,根据仿真结果验证并确定了包括运算放大器增益和带宽、电容取值等关键电路分解指标。然后对流水线ADC中关键电路模块如首级流水线的比较器和余差增益放大器、带隙基准源与栅压自举开关等进行了电路设计;本论文采用了SHA-less结构以实现功耗的优化,同时首级流水线结构中采用了输入信号减半技术,一方面可以增大系统输入信号的摆幅以实现高性能的信噪比指标,另一方面利用较小的参考信号以降低系统功耗;流水线结构中设计的比较器采用预放大锁存比较器,预放大级在轨到轨输出前对输入信号进行放大,有效减小失调并提升比较器的速度,同时采用中和技术减小回踢噪声的影响。利用Spectre进行仿真,电源电压1.2V,输入信号采用正弦波,频率分别为17MHz与170MHz。结果表明当输入信号为170MHz且采样频率为200MHz时,流水线ADC输出信号的SFDR为86.6dB,SNR为71dB,SNDR为70.8dB,ENOB为11.5Bit,均达到了系统的设计要求。信号频率降为17MHz时仿真性能较170MHz时有所提升,满足设计指标。