随着网络技术的发展和无线通信的普及，在传输或存储影像资料时，必须对其进行高效的压缩处理，这不仅能缩短传输的时间，而且能减少储存所需要的存储空间。JPEG（Joint Photographic Expert Group）是目前使用最普遍的静态影像压缩标准，在处理一般的图像资料时最大可以达到20倍的压缩比，并且还能保持相当程度的图像品质。但随着科技的发展，使用者对图像品质和压缩比有着更高的需求，JPEG压缩标准已经渐渐不能满足时代的发展，而2000年提出的JPEG2000是最新也是最先进的图像压缩标准，相比JPEG标准，它具有更高的压缩效率，并且能支持更多实用的功能，例如同时进行无损和有损压缩、更好的图像品质、更低的误码率、渐进式显示等。JPEG2000标准得未来应用很广泛，例如数字相机、数字图书馆、视频监控以及智能手机等，使得JPEG2000成为目前最热门的压缩标准。但是JPEG2000系统中的各个模块都较为复杂和耗时，需要我们对其进行深入研究和优化实现。本文首先研究了JPEG2000标准的第一部分，详细分析了JPEG2000编码系统中的各个编码模块，重点对核心算法离散小波变换、位平面编码和算术编码进行了研究和优化。在实时图像编码系统中，小波变换需要较大的计算量，并需要大量的存储空间，不利于高速和低功耗要求的硬件实现。本文设计了一种基于流水线处理的二维5/3小波变换的硬件处理结构，该结构通过在列变换和行变换之间加入缓存器模块，保证了流水线的正常工作，采用多个数据并行输入的调度方式，极大地提高了模块的处理速度。在整个JPEG2000系统中，EBCOT算法最为复杂，其处理时间通常占到整个JPEG2000核心算法的50%以上。因此，EBCOT算法成为JPEG2000压缩系统设计的瓶颈。本文针对位平面编码采用了一种基于列的编码处理方式来设计位平面编码器的VLSL结构，提出了在一个时钟周期内对一个位平面全部数据进行编码的方式，大大提升了编码速度；针对算术编码，提出了一种基于三级流水线的JPEG2000算术编码器结构，降低了编码复杂度，合理地分配了每个模块的工作进程，提高了编码速度。最后使用Verilog硬件描述语言分别对三个部分的硬件实现方案进行RTL级描述，并对其进行仿真和综合，结果表明了硬件设计的正确性。