论文部分内容阅读
全球定位系统(Global Positioning System，GPS)经过三十年的不断发展，已经成为使用最为广泛的卫星导航定位系统，在人们的生活中发挥着重要的作用。随着近几年便携式、可穿戴式设备和物联网的兴起和发展，促使电路设计朝着低功耗方向发展。GPS作为这些设备中的一个重要组成部分，其在正常工作时的跟踪功耗也成为人们关注的一个重要方面，而此项指标主要由接收机的硬件结构设计直接决定。 本文重点进行了GPS跟踪基带的低功耗设计。首先，调研了国内外GPS厂商和国外高校在GPS低功耗上的研究现状，确定了本文进行GPS跟踪基带低功耗设计的研究内容和工作目标。随后，通过分析GPS跟踪基带各个模块的工作特点进行了架构的低功耗设计，并对其中的跟踪模块、数据加速模块、数据交换模块进行了设计并使用verilog实现。最后，在跟踪基带的低功耗架构基础上进行了低功耗的设计，包括利用累加器的工作特点设计了低功耗累加器的结构，根据RAM工作和功耗特点设计了分块、双电源定制RAM方案，在时钟树根端手动插入门控和在时钟树叶端使用工具插入门控的时钟门控设计，以及针对跟踪通道的电源门控设计。低功耗架构设计和所使用的低功耗技术构成了完整的GPS跟踪基带的低功耗设计。 本文基于VCS和GPS信号模拟器对设计的低功耗跟踪基带分别进行了功能的仿真验证和FPGA验证，并且使用功耗分析工具对基带功耗进行了评估。功能验证结果表明基带能够实现对GPS民用卫星信号的正常跟踪。基于SMIC40nm工艺设计的1.1V12通道GPS跟踪基带电路，在时钟频率为16.368MHz的情况下，单通道跟踪功耗为0.12mW，功耗指标满足设计要求，优于其他同类设计。