论文部分内容阅读
数据转换器(Data converters)包括模数转换器(Analog to digital converters,ADCs)和数模转换器(Digital to analog converters,DACs),是混合信号处理系统中的关键模块。近年来,由于数字信号处理技术、雷达技术、无线网络通信技术的发展,信号处理的速度越来越快,对于ADC的性能要求也越来越高。研究超高速ADC技术对无线网络通信、雷达、光通信和航空航天等高科技领域有重要意义。本论文首先介绍了ADC电路的基本原理和各种静态特性指标和动态特性指标的定义和计算方法,同时介绍了ADC电路的各种结构。针对10GSps的超高速设计需求,利用全并行结构设计了基于0.13μm SiGe BiCMOS工艺的超高速的ADC电路,并对全并行结构ADC电路的关键电路模块:跟踪保持电路,比较器电路和编码电路进行了深入研究。在超高速跟踪保持放大器(THA,Track-and-Hold Amplifier)的研究中,本论文的THA电路采用全差分结构,有效抑制了共模噪声,减小了偶次谐波分量对电路的影响。输入缓冲模块通过使用二极管连接的三极管,有效抑制了THA电路非线性的产生。同时输入缓冲模块采用了射极跟随器的结构,有效地降低了输出阻抗,为后级的跟踪保持模块提供了更大的驱动电流。输出缓冲模块使用电容增强技术和发射级耦合技术提高了整个THA电路的模拟输入带宽和动态性能。在超高速比较器电路的研究中,本论文的超高速比较器电路是由预放大电路和锁存比较电路级联而成。预放大电路由两级放大电路组成,第一级放大电路采用吉尔伯特单元结构使得比较器电路与前级的差分输入信号和差分参考电平能够很好的结合,提供大带宽;第二级放大电路主要提供高增益。锁存比较电路采用一种正反馈射极耦合逻辑(ECL,emitter coupled logic),有效提高了比较器电路的工作速度,同时提高了对后级电路的驱动能力。在超高速编码电路的研究中,本论文的超高速编码电路采用了全差分的电路结构,有效抑制了共模噪声的干扰,同时设计了一个编码ROM电路,该电路可以降低对噪声的敏感度,减少了误码率,提高编码电路的工作速度。在以上研究的基础上,本论文基于SiGe BiCMOS工艺完成了3bit、10GSps全并行ADC电路的设计,前仿真结果表明:本论文设计的ADC电路的采样率为10GSps,微分非线性和积分非线性的绝对值均小于0.2LSB,有效位数为2.5bit,功耗为1.6W。后仿真结果表明:微分非线性的绝对值小于0.83LSB,积分非线性的绝对值小于1.5LSB,有效位数为1.8bit,功耗为1.9W。因此本论文设计的超高速ADC电路可应用于电子对抗、射电天文等系统中。