随着计算机通信网络飞速发展,作为计算机主流的外设部件互连(PCI)局部总线将在光纤通信接口,高速数据的多媒体综合宽带业务中发挥重大作用。因此研究开发基于PCI总线接口和通信协议的超大规模集成电路芯片是具有应用前景和市场价值的。论文所研究的课题是江苏省十五科技攻关项目基于PCI/Compact PCI的高速业务接入芯片,即“高速多通道HDLC(High Level Data Link Control:高级数据链路协议)控制器芯片的研制开发”的一部分。其主要目的是完成核心电路高级链路数据(HDLC)协议处理器模块的设计。与目前的一些通用芯片中采用将多个32通道HDLC处理器进行堆叠的方法来处理更多的数据通道,本文设计了可以同时处理4个E1链路,最大128个逻辑通道的HDLC处理器。基本工作原理是:首先对128个低速的HDLC通道的数据进行缓冲,然后使用一个具有分时处理能力的高速HDLC处理器,通过时分复用的方式进行数据的处理。这样设计的模块在ASIC芯片资源占用和通道管理上都有明显的优势。本文还完成了HDLC IP核数据通路和控制通路各个层次模块的设计规划,使用硬件描述语言Verilog HDL实现了IP各模块的设计;借助EDA工具ISE集成开发环境完成了IP核各模块的编程、调试和面向FPGA的布局布线;逻辑综合在Synplify综合工具中完成;使用ModleSim仿真工具对其进行了较完整的功能仿真和时序仿真;总结了Verilog语言在IP核设计中的描述风格和设计技巧。该文设计的所有电路模块均由Xilinx公司的FPGA-XV500-6(50万逻辑门)实现,并在实际系统中进行了全面的测试。测试表明,整个电路达到了设计要求。