碳化硅(SiC)作为宽禁带半导体材料,具有高热导率、高临界击穿电场和高电子饱和漂移速率等特点。SiC功率器件相比传统硅基器件功耗大幅度降低,在高温、高频、大功率领域具有广泛的应用前景。沟槽MOS势垒肖特基二极管(TMBS)相比结势垒控制肖特基二极管(JBS),具有正向导通电阻低,反向偏置时电场屏蔽效果好等优势,在硅材料中得到了广泛的应用。然而,由于SiC TMBS功率二极管在加反向电压时氧化层电场过高而造成器件击穿,其发展受到极大限制。通过在沟槽底部增加P+保护区可以有效降低氧化层电场,增大器件耐压。但是,P+区和漂移区形成的PN结使得器件导通电阻显著增大。本文在此结构基础上,提出了两种新型器件结构可以大幅降低器件特征导通电阻,增大器件优值(BV2/Ron-sp)。1、N包裹区4H-SiC TMBS:通过适当增加P+区周围N型漂移区的掺杂浓度,可以减小PN结的耗尽层宽度,拓宽器件导通时的电流路径,从而降低器件导通压降。利用SILVACO仿真软件,研究了提出结构的电学特性并对N包裹区的掺杂浓度和宽度进行优化,最终使得器件特征导通电阻降低了 32.2%,器件优值提高了 48.4%。同时保持较高的击穿电压1908V基本不变。2、侧壁增强型4H-SiC TMBS:通过离子注入增加沟槽底部和沟槽侧壁N型漂移区的掺杂浓度可以减小PN结耗尽层宽度和沟道电阻率,从而减弱P+区对器件正向电流的阻碍作用。为了更加透彻地分析器改进原理,建立了器件正向导通解析模型。通过仿真软件对侧壁增强区的掺杂浓度和宽度进行优化,最终使得器件特征导通电阻降低了 38.4%,器件优值提高了 61.3%。同时保持了较高的器件耐压。而且,氧化层电场强度小于2.5MV/cm,肖特基界面电场强度小于0.6MV/cm。