随着集成电路工艺技术的进步，基于过采样和噪声整形的∑-△数模、模数转换器已经可以交由高集成度、高精度、低成本的数字集成电路完成，大大降低了模拟电路的复杂性，避免了传统数模、模数转换器对工艺的严重依赖性问题。 本文通过研究∑-△调制器的基本原理，从系统设计角度分析和研究了设计音频∑-△DAC中的调制器结构、过采样比率、量化器位数、非理想特性、零极点优化和实际系数优化方法等；数字滤波器设计中详细分析了过采样比率与数字插值滤波器的原理和设计方法；在模拟电路部分重点研究了具有1-Bit DA转换功能的开关电容滤波器和连续时间滤波器的原理和设计方法，并通过仿真工具对所有设计模块建立数学仿真模型进行功能仿真。 在实际电路实现时基于芯片面积优化角度考虑，本文通过改进的∑-△调制器结构，实现了使用单调制器对立体声音频信号的调制，可在不改变芯片时钟系统的情况下节约了芯片面积。为提高模拟电路性能，在模拟电路参数方面也作出了一定改进，并给出了实际电路前仿真、数字电路FPGA验证和数模混合电路前、后仿真结果和最终电路的版图实现。论文最后给出了芯片测试结果，证明本文提出的研究和设计方法有效。在使用0.18μm工艺，数字电压1.8v，模拟电压3.3v下，对16Bit音频输入信号经过∑-△调制器调制和模拟电路恢复，最终能实现90dB输出信噪比。 目前，这款16位∑-△音频DAC已经成功应用于一多媒体SOC芯片研发项目中，并取得预期效果，能满足实际设计要求。