在信息化社会不断发展的过程中,利用大规模集成电路来模拟生物学上大脑的信息处理过程的神经形态技术在自动控制、模式识别和人工智能等领域起着举足轻重的作用。由于CMOS工艺的物理限制导致了摩尔定律也逐渐走向尽头,传统突触的尺寸和性能也不能够进一步得到优化,这就直接阻碍了神经形态技术朝着高密度、高可靠性的方向发展。新型电路元件忆阻具有高密度、低功耗和非易失性等特点使其成为了新型神经网络突触的理想替代者,这就为神经形态技术的进一步发展提供了一个契机。本文首先对忆阻的理论基础进行了深入分析,阐述了惠普忆阻的内部机理和数学模型,为了使惠普忆阻更加切合实际需求,本文给出了惠普阈值模型并详细分析了其阻值的变化规律。接着给出了已有文献中的两种经典的忆阻桥式突触电路及其相应的神经网络架构,分析了它们的工作原理并通过仿真得到验证。然后本文重点给出了由一个忆阻和四个晶体管组成的4T1M突触电路,仿真结果成功验证了其可实现正、零和负权值,接着设计了基于4T1M突触的神经元单元结构,通过数学分析了其实现输入加权求和的原理,设计了基于4T1M突触的多层神经网络架构,所有这些设计电路的分析结果也通过仿真得到了验证。然后设计了基于误差后向传播算法的逻辑“与”运算的片上学习电路。最后给出了4T1M突触神经网络的一些相关逻辑应用,包括单层神经网络实现线性分类和两层神经网络实现非线性分类的设计方法,接着给出了4T1M突触的阵列结构,并利用该阵列实现了可配置逻辑应用。本文的研究为忆阻神经网络的发展提供了一条新思路。这也将进一步改进传统的信息处理模式,使神经形态技术朝着高密度,高性能方向的发展成为可能。