论文部分内容阅读
硬件描述语言(VHDL)是数字系统高层设计的核心，是实现数字系统设计新方法的关键技术之一。随着可编程逻辑器件在速度和集成度方面的飞速发展，越来越多的数字信号处理系统采用可编程逻辑器件来实现。FIR数字滤波器在数字信号处理系统中应用非常普遍，常被用来对原始(或输入)样本数据进行消除高频、抑制噪声等处理以产生所需的输出。 本文正是围绕硬件描述语言在数字硬件系统设计中的应用来展开的。首先从传统的数字硬件系统设计方法与采用硬件描述语言的数字硬件系统设计方法的特点出发，介绍了EDA发展的过程、VHDL语言特点及ALTERA的FLEX10K的结构特点。重点介绍了在数字算法设计和实现中基于ALTERA公司的FPGA器件四输入查找表结构的FIR滤波器流水线设计技术，和结合先进的EDA软件进行高效设计的方法和途径，给出了设计的仿真结果。该设计能满足高采样率的要求，设计效率高，对FPGA硬件资源的利用高效合理。而且文中提到的基于流水线技术的算法分解方法可推广应用到其它需要高速数字算法实现的领域中，从而充分挖掘和利用FPGA的高速特性。 各章内容安排如下： 第一章：阐述课题的主要内容和设计方案。 第二章：对传统的数字硬件系统设计方法和以采用硬件描述语言的数字硬件系统设计方法进行比较，指出采用硬件描述语言设计数字硬件系统的优势。 第三章：将硬件描述语言的功能特点作了归纳，对硬件描述语言的基本构成和综合技术作了详细的阐述，以及说明了应用VHDL的EDA设计流程。 第四章：在说明基于EDA工具的CPLD／FPGA开发流程的基础上，对ALTERA公司的FLEX10K系列的结构特点进行了详细的介绍。 第五章：基于ALTERA公司FPGA器件，利用硬件描述语言以自顶向下的方法，对有限脉冲响应(FIR)数字滤波器采用流水线技术进行了设计，满足了高采样率环境的需要。在快速乘法器中采用查找表的方法，以提高工作速度。在快速加法器中采用流水线技术，以提高采样率。着重叙述了利用VHDL设计FIR滤波器的详细过程，给出了各模块的具体程序和仿真图。