论文部分内容阅读
CMOS集成电路已成为现代信息科学技术的产业基础,产业界为了追求高性能、低功耗以及低成本,不断提高集成电路的集成度,这使得晶体管特征尺寸越来越小,晶体管的沟道长度和栅介质的厚度也急剧减小。传统Si02介质的厚度己经达到材料的物理极限,由此造成了栅漏电流和功耗的急剧增加。为了克服栅漏电流问题,高k介质Hf02成为最合适的替换材料；为了解决Hf02介质与传统的多品硅栅材料不兼容的问题,金属栅材料也被应用到栅结构之中。由此,高K/金属栅技术作为一项革命性的技术被引入到CMOS集成电路中,但是由于HfO2本身结晶温度低、与Si衬底以及金属电极接触界面较差,另外在薄膜沉积过程中容易产生高浓度的氧空位等缺陷,使得以Hf02为栅介质的MOSFET的可靠性尤其是NMOSFET的可靠性受到了巨大的挑战。因此,本文主要研究了SiO2/HfO2/TiN/TiAl/TiN/W这种栅结构的NMOSFET器件的可靠性问题,包括以下几个方面：时变击穿(TDDB)、应力引起的漏电流(SILC)以及正偏压不稳定性(PBTI)。(1)在TDDB特性研究方面,主要分析了器件在不同电压应力和温度应力下的TDDB寿命,采用E模型外推出器件在正常工作电压下的TDDB寿命达到10年,电压加速因子为1.59cm/MV.在保持电压应力一定时,利用器件的TDDB寿命与温度之间的阿列尼乌斯(Arrhenius)关系,计算得到HfO2/SiO2介质结构的本征偶极势po为1.370e?,本征激活能△H*0为2.274eV。(2)在SILC特性研究方面,主要研究了NMOSFET在电压应力作用下SILC的退化情况,通过测试得到SILC与监测电压Vg的图谱,找到与陷阱相关的SILC峰值位置,一个位于-0.25V,一个位于0.8-1.0V。通过对峰值位置的表面势和能带结构计算,得到位于-0.25V处的SILC峰值对应于Hf02介质层中的体陷阱—中性氧空位Vo,对应于Si导带最小值下方的0.51eV处；位于0.8-1.0V处的SILC峰值对应于界面Si02中的界面陷阱,对应于Si表面导带底附近。根据-0.25V峰值位置处对应的陷阱产生速率要远远大于0.8-1.0V处对应的陷阱产生速率,推出HfO2介质层先于界面Si02发生击穿,是决定整个介质退化主要因素。(3)在PBTI特性研究方面。首先,分析了器件在不同电压应力下的PBTI退化现象,得到阈值电压的漂移AVt与应力时问t满足幂函数关系,幂指数n不受电压应力的影响；阈值电压的漂移AVt与电压应力满足指数增长关系,利用该关系推算器件在正常工作条件下的PBTI寿命。在T=125℃, Vg=1V时,器件的PBTI寿命为3350s,远远低于之前计算的TDDB寿命,由此得出,对基于高lK/金属栅的NMOSFET,器件在栅介质的发生击穿之前就会因为阈值电压的过分漂移而失效,PBTI才是高k/金属栅最主要的可靠性限制因素。其次,分析了器件在不同温度应力下的PBTI退化。阈值电压的漂移与温度之间的关系不是传统意义上的阿列尼乌斯(Arrhenius)关系,需要根据温度区间分段处理。当温度T≤75℃时PBTI退化的激活能为0.04eV,表明器件在低温下温度对PBTI退化影响较弱；在T≥75℃时PBTI退化的激活能为0.23eV,表明在高温下温度对器件PBTI退化影响较强。因此,在对器件寿命预测时要考虑温度的影响。