随着互联网技术的快速发展,人类的生活越来越离不开网络。在生活服务等相关领域,无时无刻都要进行信息之间的传输。而网络芯片,在其中一直扮演着重要的角色。目前,对网络芯片的研究中,由于编码校验是数据进行可靠通信的保障,编码校验的效率也是决定芯片面积的重要因素,因此,对于网络芯片中物理编码子层的研究越来越重要。因而,本课题基于对一种网络芯片——光纤通道交换机芯片物理编码子层的研究,基于光纤通道技术的优势,并且采用SoC设计流程,完成了物理编码子层关键电路的设计验证工作,并且实现了可复用IP的设计。本文主要完成的工作包括:1.在设计初期,深入研究了相关基础理论,包括物理层结构和光纤通道技术。在深入理解光纤通道协议和物理编码子层功能的基础上,对该芯片物理编码子层的编码和校验算法进行了研究。综合各方面因素,探究适合光纤通道交换机芯片的编码技术和校验算法。2.基于光纤通道协议,采用当前SoC设计技术,分析了光纤通道交换机芯片的体系架构,提出了适合片上系统设计的光纤通道交换机芯片PCS关键电路具体功能特性要求。根据PCS模块的具体功能,提出了PCS关键电路的设计方案,分别从发送和接收两部分详细介绍了各个子模块的设计。发送部分的设计中,实现了8B/10B的编码、发送缓冲区以及伪随机码产生器的设计;接收部分的设计中,实现了8B/10B的解码、接收弹性缓冲区、Comma的检测和校准以及CRC校验等子模块的设计,最终实现了PCS模块的设计。并且基于光纤通道交换机芯片的研究,本文提出了一种可复用的PCS关键电路的设计技术。3.在模块设计实现后,进行了PCS关键电路的模块级功能仿真、系统级虚拟平台仿真验证以及FPGA的实现。模块级仿真中,首先,根据需求规范、功能规范等编写验证规范,编写测试项;然后根据策划的验证项,编写测试用例,对模块进行了验证。系统级虚拟平台验证中,通过添加不同的总线功能模型,构成交换机芯片工作所需的最小虚拟系统;然后在交换机芯片其他外设接口上,通过编写相应的测试模型,模拟该外设的输入和输出操作,在虚拟的验证环境中完成仿真验证。FPGA实现中,主要是通过综合优化,对其资源和功耗进行了分析。最终实现了PCS关键电路的仿真和验证。