论文部分内容阅读
作为连接自然界的模拟信号与数字处理电路的桥梁，模数转换器（Analog toDigital Converter）是现代信号处理中必不可少的部分。本文综合分析了各种模数转换器的优缺点，将应用于高速、高精度领域的流水线ADC（PipelineADC）作为研究对象。通过阅读相关文献，分析了限制流水线ADC性能提高的非理想因素，如比较器失调误差、电容失配误差、开关的电荷注入效应、运放的非理想性等等。并且综合了近年来国内外所提出的流水线ADC的数字校正算法，在原有的伪随机码提取误差因子方法的基础上，本文提出了双伪随机扰动校正算法。双伪随机扰动校正算法，是针对流水线ADC中的电容失配误差和运放有限增益误差，将两列不相关的伪随机测试信号注入到信号通路中，利用伪随机信号本身自相关，且与零噪声信号不相关的特性，分别提取两种误差因子的方法。双伪随机扰动校正算法对原有的MDAC电路中引入了一个额外的采样电容，并且应用了动态元件匹配（DEM）方法打散DAC误差的噪声谱。在数字域中利用提取到的非理想因子对信号进行数字校正，从而得到流水线ADC最终的数字输出。本文在理论算法提出的基础之上，采用MATLAB的SIMULINK工具对12bit100M pipelineADC进行建模，并且搭建了电容失配误差和运放有限增益误差的误差模型。在信号通路中注入伪随机测试信号，将整个数字校正过程用SIMULINK进行模拟，并且对校正之前和校正之后的仿真结果进行频谱分析以及积分非线性、微分非线性的分析计算。经过对校正前后输出信号进行动态性能和静态性能分析比较，可以得出有效精度由校正之前的7.474bit经过数字校正提高到了11.933bit，积分非线性由原来的+17/-17LSB提高到了+0.29/-0.29LSB，有效的避免了模数转换过程中的丢码现象。另外，本文根据pipelineADC的指标，计算出了电路中关键单元模块的性能要求，并且在0.18μmGSMC工艺下实现了关键单元电路的设计。