通信网的迅速发展、多媒体的广泛应用，使得对于通信系统的速率要求越来越高。光纤通信具有诸多优点，成为现代通信中极其重要的通信方式。复接器位于光纤通信系统中发射机的最前端，作用是将多路并行的低速信号合并成一路串行的高速信号，是实现高速通信的关键电路。 本文复接器设计采用的 Chartered 工艺，为射光所首次启用，因此在工艺方面，本文可谓探索之先锋，为今后采用同种工艺的电路设计积累了经验。在确定的制造工艺背景下，高速率和低功耗这两个性能指标是一组矛盾。保证复接器在高速率上稳定工作是电路设计的一个难点，实现芯片功耗的最低化是电路设计的另一个难点。降低电路的功耗，可以采用以下手段：降低电源电压和(或者)电源总电流。从本文采用的工艺特点出发，比较两种方法发现：降低电流的方法既有利于保证电路性能，又可以有效地实现芯片低功耗，故采用之。 采用Chartered 0.35μm CMOS工艺，本文设计实现了能够在3.125Gbit/s的速率上稳定工作、4 路到1路的 4:1 复接器集成电路。设计出的复接器芯片既可以应用于光纤通信系统SDH STM-16(2.5 Gbit/s)速率级别的光发射机，又可以应用于万兆以太网IEEE802.3ae 10GBASE-X(3.125 Gbit/s)速率级别的通道接口发送器。 4:1 复接器系统采用树型结构，由两个并行的低速 2:1 复接单元和一个高速 2:1 复接单元级联而成。低速单元采用带有电平恢复的传输管逻辑实现，高速单元采用动态传输门逻辑实现。具体电路由锁存器、选择器、分频器以及输入输出缓冲组成。复接器芯片的核心部分全都采用了CMOS逻辑实现。电路设计充分利用了CMOS电路静态功耗为零的优点，设计的锁存器都仅需4只晶体管，于最大程度上降低了整体功耗。 4:1复接器的芯片面积为0.625×0.610mm<2>。测试结果表明，3.3V电源电压下，芯片的整体功耗小于170mW。芯片的最高工作速率可达3.5Gbit/s，输出眼图质量良好。