模拟—数字转换器(简称ADC)是现代微电子数字通讯系统中重要的模块。随着CMOS制作工艺的迅猛发展,越来越多的信号被移到数字领域来处理,从而达到降低成本、降低功耗、提高速度的目的。这就使得人们迫切需要一种低功耗、低电压并且能够用标准深亚微米技术实现的ADC。本文研究并设计了一个分辨率为10bit采样速率为50MSPs的Pipeline ADC,该ADC主要由采样保持电路、子ADC、子DAC、数字纠错电路等模块构成。该ADC共9级,前8级采用的是1.5bit每级的结构,这种结构对比较器的精度要求较低,最后一级采用的是2 bit Flash ADC,电路的最后用数字纠错电路对ADC的输出进行同步及纠错。该ADC采用了逐级缩减的设计方法,从而大大降低了ADC的功耗。在采样保持电路中,采用了增益增强型的运算放大器,从而使采样保持电路的精度大大提高。本设计采用0.18um工艺实现,电源电压为1.8V;ADC可分辨从+1V到-1V的差分输入,其中输入共模电压为0.9V。本设计在Cadence下完成,仿真工具是Spectre。该ADC在10MHz的输入信号下有效位数(ENOB)达到9.98 bit,信噪比(SNR)61.82dB,无杂散动态范围(SFDR)达到76.16dB,功耗为26mW。