近年来，光纤通信已成为信息高速公路的主体，因此，开发具有自主知识产权、用于光纤传输的高速集成电路对我国信息化建设具有重大意义。复接器位于光纤通信系统中发射机的前端，作用是将多路并行的低速信号合并成一路串行的高速信号，是实现高速通信的关键电路。 本文主要研究降低复接器芯片功耗的方法，在进行理论分析及仿真的基础上采用SMIC0．18μmCMOS工艺设计2个IOGb/s复接器，以验证所研究的降低功耗方法的效果。 在降低功耗的两种手段（降低电压和降低电流）中，本文选择降低电流的方法来实现低功耗设计。为降低工作电流，本文采用优化系统结构和电路拓扑结构的方法。在系统结构方面，由于树型结构具有电路可以分级优化，所需时钟产生容易等优点，本文采用树型结构实现低功耗复接器设计。在电路拓扑结构方面，使用CMOS逻辑设计电路是本文研究的重点。 本文中采用SMIC0．18μm CMOS工艺设计了10Gb/s4：1复接器以及10Gb/s16：1复接器以观察降低功耗的效果。其中，16：1复接器的低速（622Mb/s至SGb/s）复接单元以及低速（2．5GHZ至622MHz）分频单元采用CMOS逻辑电路实现，高速（5Gb/s至10Gb/s）复接单元以及高速（5GHz至2．5GHz）分频单元采用SCFL逻辑电路实现。测试结果显示，16：1复接器芯片在10Gb/s工作速率上眼图清晰，张开度良好，电源电压1．8V，功耗160mW，证明使用CMOS逻辑电路设计的复接器能工作到5Gb/s速率。4：1复接器的核心电路采用全CMOS逻辑电路实现。其中，低速（2．5Gb/s至5Gb/s）复接单元采用4_T锁存器，高速（5Gb/s至1OGb/s）复接单元和高速（5GHz至2．5GHz）分频单元采用动态锁存器，仿真结果表明，4：1复接器可以工作在10Gb/s速率上，电源电压1．8V，功耗为67mW。 研究表明，采用0．18μm CMOS工艺，可以实现全CMOS逻辑超高速（10Gb/s）复接器设计，并可以有效地降低功耗。 论文最后给出了在2．5Gb/s速率级别上复接器芯片的封装研究结果，为今后的芯片设计及封装积累经验。该复接器采用SOP-16封装方式进行封装。在PCB板上测试结果表明，封装后芯片最高可工作在2．3Gbit/s速率上。