以CMOS器件为核心的集成电路技术遵循着Moore定律发展了半个多世纪,但是,随着器件特征尺寸的不断缩减与芯片的集成度不断提升,电路整体功耗增加、互连线面积增大,进而引发信息传递时延、漏电流以及寄生效应等一系列问题。量子元胞自动机（Quantum-dot cellular automata,QCA）作为“Beyond Moore”思路下的代表性纳米器件之一,因其具有超高的集成度、超快的运算速度以及超低的功耗等特点而有望取代CMOS技术。时钟作为QCA技术区别CMOS技术的最主要的特性之一,对时钟的研究一直是QCA研究人员的重点。为解决QCA电路的时钟划分并兼顾降低电路制造的复杂度等问题,时钟布局方案的概念被提出了,但是对时钟布局方案的设计还是缺乏一个较为系统性的研究。本文的主要工作就是对QCA电路的时钟布局方案的设计方法进行系统性的研究。首先立足于现有的时钟布局方案,分析时钟布局方案在QCA电路设计过程中的特征属性,提出时钟布局方案设计原则。再结合时钟布局方案的底层物理工作原理和电路信息处理机制,提出时钟布局方案的设计方法。最后,在时钟布局方案的设计原则和设计方法的指导下,分别从时钟区域和时钟区域间走线布局角度设计新型的时钟布局方案。本文的主要研究内容和创新点如下:第一,基于已提出的时钟布局方案的工作原理以及结构特点,再结合多种类型电路的设计实践和器件制造工艺水平,从通用性、高效性和制造性三个方面总结时钟布局方案的设计原则。结合时钟布局方案的设计原则,再深入研究时钟区域的设计机理、时钟区域间的走线布局规律以及时钟产生电路的工作机制,提出时钟布局方案的设计方法。第二,从时钟区域的设计角度,提出一种CFE时钟布局方案。该方案是着力于发掘正方形时钟区域的应用潜力,通过将正方形时钟区域以及区域间的极性传输方向整体顺时针旋转45度构成了具备多个极性传输方向的菱形时钟区域。在对菱形时钟区域紧密排列并完成其时钟产生电路设计的基础上,依据时钟布局方案的设计原则,分析CFE时钟布局方案在电路设计中的各方面特性,最后以全加器和SR锁存器为例来验证这些特性。第三,从时钟区域的设计角度,提出GE类时钟布局方案。该类方案对时钟区域重新进行建模,并提出了多边形时钟区域的概念,并在此基础上使用了一种八边形时钟区域,在对八边形时钟区域紧密排列并完成其时钟产生电路设计的基础上,提出了一种GE类时钟布局方案。依据时钟布局方案的设计原则,分析该种GE类时钟布局方案在电路设计中的各方面特性,最后以全加器和SR锁存器为例来验证这些特性。第四,从时钟区域间的走线布局的设计角度,提出了一类具备可变性时钟区域间走线布局的柔性时钟布局方案的概念,基于时钟布局方案的设计方法,提出了柔性时钟布局方案的设计方法,包括了时钟区域以及时钟产生电路的设计方法。根据柔性时钟布局方案中可变性的特点,发掘出两大应用场景,分别是在时钟布局方案的设计方面与QCA电路的可编程设计方面中的应用。