在数字通信系统中，信号在传输过程中往往要受到噪声的干扰而引起失真，为此引入纠错码来提高抗干扰能力。LDPC(低密度奇偶校验)码就是其中一种基于奇偶校验稀疏矩阵的线性分组码，它具有逼近香农限的良好的译码性能。因此，其编译码器的硬件实现已经成为纠错码领域研究的热点之一。LDPC码校验矩阵的设计不仅关系到码的性能，还会影响到其编译码器硬件实现的复杂程度。采用原模图的方法构造出的LDPC码，不仅在编码上实现结构简单易于硬件实现，同时结合BP(置信传播)译码算法，还能够达到很高的译码性能。　　 本文在对原模图构造法及BP译码算法进行仿真后，利用校验矩阵循环移位的特点，在FPGA设计过程中，实现了基于循环移位寄存器的编码器，并对其进行了测试和仿真。这种基于循环移位寄存器的编码器结构不仅实现简单，且在很短的时间就可以完成编码过程。同时，针对BP译码算法中的复杂函数，本文基于切比雪夫多项式对连续函数良好的逼近性能，利用切比雪夫多项式对BP算法中的复杂函数进行了拟合。并在FPGA设计过程中，用移位寄存器和加法器对切比雪夫结构进行了简化。这种方法不仅降低了BP算法在硬件上的实现复杂度，同时还减小了因用查表法而占用的存储资源。