通信、数字电视、卫星定位、航天技术和遥控遥测技术的不断发展，对频率源的稳定度、频谱纯度、频率分辨率提出了越来越高的要求。不断减小频率源模块的体积，提高性价比，实现频率源模块的集成是当前雷达系统的迫切要求，使用CMOS工艺研究、设计集成压控振荡器和高速分频电路，对锁相式频率源的集成化研究具有十分重要的作用。 本文在较为先进的TSMCO.18umCMOS工艺上，利用ADS、Hspice和Cadence软件，设计了10GHz低相位噪声集成压控振荡器和10GHz的高速8分频器。通过分析、优化有源器件和无源器件模型，合理地选择电路结构，设计了10GHz低相位噪声集成压控振荡器，仿真结果表明工作频率范围：9.8～11.4GHz，1MHz频偏处相位噪声为一112.9dbc，并在CMOS工艺下对VCO的噪声性能做了深入研究与分析。同时设计了10GHz的高速8分频器，通过采用复合电路设计结构、优化器件与电路模型，采用可变电阻技术提高了电路的工作速度，实际仿真工作频率达到12GHz。 在10GHz压控振荡器和10GHz分频器的ADS电路原理仿真设计基础上，利用CADENCE软件对其做进一步仿真、验证和电路的版图设计，并对10GHz的集成锁相环路做了仿真、验证，10GHz集成压控振荡器和10GHz集成分频器电路模块工作正常，完全达到了设计的要求，可以用在高速集成电路PLL模块设计中。