时钟电路是数模混合集成电路及数字集成电路的重要模块,广泛应用于SoC、MCU等微系统中,时钟电路的质量好坏直接影响到该系统性能的稳定与否。目前广泛采用石英晶体振荡器结合锁相环产生时钟信号,石英晶振拥有优越的电压和温度的特性,能够稳定地工作,但是难以集成到芯片内部,且附加了器件成本,阻碍了芯片的高度集成化。　　 文章系统地分析了时钟电路的基本原理,应用MATLAB/Verilog-A对包含参考时钟源电路和锁相环路的整个时钟电路进行行为级的建模和仿真,通过建模仿真分析电路的各个参数间的折衷关系。对于参考时钟源,文章采用无需晶振的片内环形振荡器结构实现了参考时钟源的可集成性,并提出高阶温度补偿方案,使得参考时钟源的振荡频率在较宽的温度范围内具有低的温漂系数,同时采用线性稳压器来保证时钟源供电电压的稳定性。对于锁相环路,合理设计了环路滤波器的电容电阻值以满足单片集成的需要,同时在电荷泵引入电荷分支通路,并合理布局开关管的位置,有效地降低了电荷共享效应和开关导通/关断时产生的电荷注入效应,从而减小了参考杂散。压控振荡器引入压控电阻结构,较大地增加了压控振荡器的输出频率范围,并且有效改善了电压-频率输出特性曲线的线性度。最后本文设计了一种用于电机的驱动电路,并给出了仿真结果。　　 本文的时钟电路基于0.18μmCMOS工艺设计,仿真结果表明,在-40℃～125℃温度范围内,参考时钟源具有40ppm/℃的温漂系数,其相对误差为±0.33％。在典型输出频率240MHz时,本文设计的时钟电路锁定时间小于6μs,周期抖动峰-峰值为1.45ps,参考杂散为-72.03dBc,整体电路的功耗为5.6mw。