论文部分内容阅读
H.264是国际标准化组织（ISO）和国际电信联盟（ITU）共同提出的继MPEG4之后的新一代数字视频压缩格式。作为H.264解码器的重要组成单元DDR2存储器接口，在该项目中的作用是将视频解码核产生中间数据缓存于片外存储器（或从外存中读出），同时DDR2存储器接口还提供与视频解码核的通信，视频输出控制模块通过DDR2存储接口从DDR2SDRAM中读取数据。本论文在研究了DDR2的JEDEC标准，H.264协议的基础上，设计出了满足解码器需求的DDR2存储器接口的整体架构。根据H.264解码核的接口要求对DDR2存储器接口进行了整体架构的设计，确定系统所要实现的功能、系统的输入输出以及这些输入输出之间的关系，使其能够在整个解码器中正常良好的运行。DDR2控制器接口由两大部分组成，分别为控制器接口和DDR2控制器。论文主要完成了整个控制器接口和DDR2控制器部分模块的RTL设计，并在文章中详细介绍了控制器接口的各个模块，以及其内部组成，接口信号，接口时序。设计难点在于数据类型较多，仲裁情况复杂，存储方式的优化。在学习DDR2规范的基础上，研究国内外DDR2控制器的设计经验，对DDR2控制器进行系统功能分析，设计了DDR2控制器中用户接口模块，参数配置模块以及控制模块。并在此基础上详细介绍了phy模块设计方法。设计难点在于控制器中状态的转换，自刷新等操作时间的详细控制等。在实现RTL代码设计的基础上，作者根据解码核发送的数据情况独立了搭建验证平台，进行了验证项的提取，完成了DDR2存储器接口的功能验证。难点在于解码核功能模型实现实际情况下发送数据，请求等所有的情况的全覆盖，以确保功能的健全。由于存储数据量大，所以实现数据的自动对比也是其中的难点之一。论文设计的DDR2存储器接口主要特点是：1.使用于H.264解码芯片，可以直接与解码核相连。2.对发送来的数据请求进行了两级仲裁，确保请求能够正常响应，数据正常传输，提高DDR2SDRAM的存储效率。3.支持DDR2三项新技术，充分发挥DDR2SDRAM的特性。4.自动DDR2刷新控制，方便用户对DDR2刷新的控制。