直接数字频率合成器(DDFS)是一种关键的数字化技术，在通信领域被广泛应用。直接数字频率合成器可以产生所需要的各种频率波形，有良好的高频特性，快速变频，低成本等优点。传统的直接数字频率合成器是根据查表方法来设计的，在硬件上需要大量的储存器，无法实现高精度输出，并且存在功耗高、硬件面积大、速度慢等问题。无法满足现在高速数字化设计的要求。针对这些问题，本文从算法上进行了改进，结合坐标旋转计算机（CORDIC）结构可以直接计算三角函数的特点，设计出一种不需要存储表的直接数字频率合成器。合成器具有五个模块：相位累加器、弧度转换器、正余弦产生器、输出转换器、特殊乘法器。在设计过程中，运用Matlab语言对五个模块在算法上进行程序编写和验证。硬件上用Verilog语言进行编写，并通过FPGA实现。硬件仿真结果显示，设计的直接数字频率合成器可以同时输出16位元的正余弦波，共用寄存器614个，输出频率可达250MHZ。利用Matlab读取FPGA硬件输出数据，计算出无杂散动态范围高于-87dBc。仿真结果表明，设计的基于CORDIC的直接数字频率合成器与传统的直接数字频率合成器相比，从算法到硬件结构上得到了优化和改进，可以节省大量存储器，具有更快的运算速度。解决传统直接数字频率合成器面积大，运算速度低的缺点。