随着电子技术和集成电路技术的飞速发展,数字信号处理已广泛应用于语音、图像处理,通信和多媒体等领域。快速傅立叶变换(FFT)作为数字信号处理中的基本运算,发挥着重要的作用。然而,当N值很大时,使用基2算法的FFT的运算量及设计复杂度大大提高。针对N较大时,寻找一些既要降低运算量,又要降低设计复杂度的算法是非常必要的。因此对FFT算法及其实现方法的研究具有很强的理论和现实意义。随着FFT处理器的应用越来越广泛,设计FFT处理器IP核,是非常有意义的。在设计FFT IP核上,FPGA芯片生产厂商处于领先地位,但是价格昂贵,很难在各个领域广泛应用。因此,自主开发FFT IP核,可有效降低其价格,以在各领域得到广泛应用。本文主要研究如何实现FFT IP,包括算法选取、算法验证、系统结构设计、各个模块设计、FPGA设计和仿真整个流程。设计采用分裂基与Cooley-Tukey算法,为提高FFT处理器运算精度,采用浮点数表示形式。为提高运行速度,在浮点数加法器与乘法器中引入流水线技术。本文以QuartusⅡ6.0和Modelsim 6.1为软件平台,用硬件描述语言实现了256点浮点结构的FFT处理器IP核设计,并以FPGA芯片CycloneⅡEP2C35F484C8为硬件平台,进行了仿真、综合等。仿真结果表明其计算结果达到了一定的精度,运算速度可以满足一般实时信号处理的要求。