测试对于超大规模集成电路(VLSI)的研制是一个必不可少的重要组成部分。随着VLSI的飞速发展，其规模和密度越来越大，对其进行的测试变得越来越困难。对一块芯片的测试费用已成为其价格的基本部分。为降低测试费用，迫切需要高效率的测试方法。 本文对VLSI测试中的两个主要问题—故障模拟和测试产生进行了深入的分析和研究。以临界路径跟踪法为基础，提出了一系列有效的策略和加速技术，以及以此为基础的故障模拟算法和测试产生算法。 在故障模拟方面，本文着重考虑了其最困难的部分—扇出源故障模拟。为加速故障模拟，本文从静态分析和动态计算两方面入手，在对电路拓扑结构的静态分析中，尽量以最小的代价去获取尽可能多的、有用的电路特征信息；而在故障模拟过程中，尽量用最小的计算量去减少大量重复和无用的工作，提出了一系列动态计算的加速技术。同时，在故障模拟过程中将静态分析的结果与动态计算紧密地结合起来，使得所有加速技术的作用能够得到充分发挥。这些加速技术的使用，大大减少了电路中需要直接故障模拟的扇出源数和故障效应传播中的活动事件数，缩小了直接的故障模拟区域和临界路径跟踪区域，使故障效应传播能尽早终止，从而有效地加速了故障模拟。以上述静态和动态的加速技术为基础提出的加速的平行码临界路径跟踪法APPCPT，对国际通用的电路范例，在少量测试码和大批随机码的情况下都获得了较好的实验结果。并且随着电路规模的增加，算法的有效性更加明显。 在测试产生方面，本文主要从算法的搜索策略、扇出源的临界性确定以及测试产生过程中的动态加速技术三方面考虑，做了如下工作。第一，在算法的总体策略方面，提出了四种有效的搜索策略，使得在简化计算复杂性的同时，增加了测试码检测新故障的能力，测试集的故障覆盖率也得到考虑。第二，对扇出源的临界性确定，在尽量不增加计算复杂性的前提下，以尽可能使电路中有更多、更长的新的临界路径为原则，提出了加速扇出源临界性确定的有效方法。第三，在测试产生过程中，提出了若干有效的动态加速技术。这些加速技术的使用，使得算法的回溯次数大大减少，避免了大量重复和无用的计算，增强了测试码的覆盖能力。以上述工作为基础提出的临界路径跟踪测试产生算法CPTTG，对国际通用的电路范例获得了较高的故障覆盖率、较小的测试集及较短的测试产生时间。