高性能混合信号系统中最重要的核心技术就是模数转换器的设计,而CMOS高速模数转换器设计更是其中的技术瓶颈,一直是国际上研究的重点和热点。研究发展新的高速、低功耗CMOS模数转换器的结构和实现方法,具有很好的理论研究价值和重要的应用前景。在众多高速AD转换器结构中,折叠内插式的结构具有低功耗、中精度、面积小、高速度的优点,因此被广泛使用于高性能的数据转换器中。本文详细介绍了折叠内插式AD转换器的工作原理、常见分类和基本的设计思路,并在此基础上着重分析了折叠次数对系统的面积、功耗、静态性能和动态性能的各方面影响因素,包括这些性能随着折叠次数的变化如何影响,并且对几种比较重要的因素提出了相应的常见解决办法。最后根据已经分析得出的结论来完成一个完整的折叠内插的量化系统。