论文部分内容阅读
系统芯片(System-on-a-Chip, SoC)是当今超大规模集成电路的发展趋势。它在单一芯片上实现了信号采集、转换、存储、处理和I/O等功能,构成了一个完整的系统。其中,外界模拟信号转换为数字信号是系统的关键一环。随着SoC技术的不断发展,系统中模数转换模块变得越来越重要,因此对于易嵌入可重用的ADC IP核的需求也就变得越来越迫切。本文首先对SoC技术、模拟IP核的应用、A/D转换器的历史和现状作了简要介绍。然后分析ADC的性能参数和各类型ADC的工作原理。根据性能参数要求选择了逐次逼近式ADC作为系统结构,并进行子模块划分。接下来,对ADC核心部分的DAC、比较器、逐次逼近寄存器进行了详细设计。为了提高易嵌入性,扩展其功能,设计了ADC IP核的外围数字电路。主要包括A/D转换结果寄存器和控制寄存器,以提供对外时序匹配的数字接口和更多可配置功能。同时考虑到减少数字电路噪声,提高A/D转换精度和降低功耗,设计了sleep工作状态和时钟产生电路。最后介绍了实现ADC模拟量输入通道选择和参考电压选择所需的核外辅助电路。在Cadence开发环境下利用Spectre-Verilog对IP核全电路进行数模混合仿真,证明ADC实现了模数转换的功能,分辨率达到10位。在电源电压5V条件下,失调误差、增益误差、INL和DNL都小于±1LSB,符合性能参数的要求。单调性也得到满足。通过功耗测试,验证了在sleep状态下,ADC外围数字电路产生的噪声得到减小,提高了A/D转换精度并降低了功耗。最后基于华润上华(CSMC) 0.5μm DPDM with OTP cell, P-sub, twin well工艺,利用Virtuoso完成了ADC IP硬核的版图设计和DRC、LVS等物理验证过程。目前本设计的ADC IP硬核已嵌入到一款8位MCU中实际流片。