本论文设计的基于现场可编程门阵列（FPGA）上运行的快速傅里叶变换（FFT）算法，考虑了硬件系统并发性特点，用硬件描述语言设计了RTL寄存器传输级的算法功能模块，实现了只有硬件延时（基于FPGA）的快速傅里叶变换。针对快速傅里叶变换（FFT）算法的结构和特点，设计出算法执行效率较高的基于FPGA的FFT实现方案。设计方案采用基于基-2FFT变换。利用离散余弦变换的奇偶性和对称性，采用奇偶双路、蝶型单元结合的方法，实现奇偶数据在运算上的并行操作，利用FPGA内部的RAM数据存储单元来存储输入数据、中间运算结果以及最终运算结果，并将旋转因子存储于ROM单元，通过这些并发性的操作，提高FFT算法的运算速度和运算效率。本论文用硬件描述语言Verilog HDL编程设计了算法的各个功能模块，用ModelSim对各个功能模块构成的算法进行了功能仿真，以Virtex-5芯片系列xc5vfx70t-ff1136器件为约束条件，利用Xilinx ISE的工具对算法的各个功能模块进行综合，得到了相应的门和触发器构成的硬件电路。最后进一步利用Matlab和ModelSim工具联合仿真。仿真结果表明，新方案能够在保证运算精度和实现复杂度的同时，在增加一定数量加法器的代价下，减少了对乘法器和存储器的需求，同时提高了运算速度。本论文对于今后基于硬件完成算法的研究工作有一定的参考价值。