近年来,集成电路一直在迅猛发展,随着集成电路的特征尺寸的不断缩小,集成电路的集成度和速度不断提高,集成电路的功耗也变得越来越高。面积、时序、功耗等等,在IC设计中遇到越来越多新的难题。如何运用新的技术去解决65nm甚至以下的设计难题,是我们需要去学习和探讨的。同时,技术的进步使得电子产品的更新速度越来越快,而其中芯片的设计公司所面临着成本、及时上市的压力,怎样更好更快的完成芯片的设计,也是我需要去积累和摸索的。本文基于SMIC 65nm工艺的DDR PHY芯片为例,结合Synopsys公司ICCompier,Prime Time,Star-RCXT等EDA工具,研究了IC后端设计中的一些设计定制流程的方法,利用GNU MAKE和TCL等辅助语言提高后端设计的效率,缩短开发的周期,并且可重复利用。同时,针对65nm工艺所存在的高集成度、层次化设计、泄漏功耗、多角落一多模式、串扰噪声等等问题,探讨和研究解决这些问题的先进技术和方法。