Reed-Solomon码(简称RS码)由于其具有优秀的纠正突发错误和随机错误的能力,在高清晰数字电视(HDTV)、数字存储设备(磁盘阵列、CD、DVD等)、无线通信系统(移动电话、微波中继等)、宽带调制解调(如ADSL)等系统中具有广泛的应用：同时,它也是数字有线视频广播(DVB-C)标准采用的信道编译码方式,本文着重研究DVB-C接收系统中RS译码器的设计与VLSI实现,它是前向纠错(FEC)部分的核心。 论文论述了RS编译码原理及相关算法,然后针对QAM解调芯片中的RS译码模块,从核心算法的选择出发着重分析对比了四种译码方式,并最终选用了便于硬件实现且计算量相对较小的时域BM迭代算法作为求解关键方程的主要方法。本设计的重点为在满足性能要求的前提下,如何尽量做到芯片面积的节省。为此,在设计中选用了合适的有限域运算电路结构并特别提出了关键方程求解的复用结构,对电路结构进行了充分简化,从而减小了电路规模。 RS译码器的VLSI实现严格按照数字集成电路的设计流程完成。首先,采用Simulink模型对RS编译码系统进行算法仿真：接着,按照逻辑设计时给出的电路结构用Verilog-HDL硬件描述语言以Top-Down方式编写代码；然后,进行代码的VCS功能仿真并利用Design Compiler工具进行逻辑综合和优化,综合结果表明,本文设计的RS译码器只有23159门(不含FIFO);随后进行了FPGA验证,验证结果表明,在DVB-C标准要求的28.8MHz时钟处理速度下,RS译码模块完全能实现对RS(204,188)码进行译码纠错。最后,对本文设计的RS(204,188)译码器实际应用于QAM解调芯片中进行测试,测试结果表明,在6.9MBaud的波特率和DVB-C标准要求的时钟速率下,可以对纠错容限内的误码进行纠正,达到了预期的设计目标。