DDR SDRAM(双倍速同步动态随机存储器)作为SDRAM的升级版本,在高带宽解决方案中显示了它出色的性能。在要求高速大容量的存储器系统中,DDR SDRAM得到了广泛的应用。在数据带宽要求比较苛刻的视频解码存储系统中,性能优越,价格合理的DDR SDRAM无疑是最好的选择。本文设计并实现了一款应用于视频解码器芯片存储器系统的DDR SDRAM(双倍速同步动态随机存储器)控制器。视音频解码器对数据吞吐率的要求较高,因此通用的DDR SDRAM控制器难以满足实时解码的需要。提高控制器的效率是本设计的一个重要挑战。通过分析解码系统数据访存请求,确定了合理的仲裁策略。视频数据的存储方式极大影响控制器的效率,因此在设计过程中,对数据的存储组织进行了深入的研究,找到了合理的存储方式,满足了解码系统的高数据带宽要求。本设计采用了自顶向下(Top-Down)的设计方法,对设计规范,子模块的划分与设计,设计的功能仿真及逻辑综合进行了阐述。多时钟域是本设计的一个特点。数据访存信息从系统时钟域转移到DDR SDRAM的时钟域,数据的锁存等操作均采用了异步电路设计。苛刻的时序是本设计的一个挑战,产生DDR SDRAM控制信号的寄存器需要手工布局以保证满足DDR SDRAM所规定的相位关系。该设计是863课题“数字视音频编解码芯片”的一个重要组成部分。本人主要负责DRAM控制器的设计、验证、综合和形式验证。布局布线在设计者指导下由后端完成。所用的EDA工具全部是Synopsys公司的相关设计软件。该设计已经通过解码芯片顶层设计的仿真和FPGA验证。仿真结果表明,控制器可以提供1.1G/s的数据带宽,控制效率为52.3%,可以满足高清实时解码的需要。