由于静态随机存储器具有存取速度快、可靠性高以及能够与逻辑电路相兼容的特点，所以它在当前的高性能处理器和片上系统(SOC)等结构中占据了很重要的位置。随着嵌入式SRAM容量的不断增长，SRAM功耗在芯片总功耗中所占的比例也迅速增加，并将会逐渐成为系统功耗的主导。另一方面，在移动应用领域，SRAM广泛用于笔记本电脑、掌上电脑及手提电话等便携式设备中。随着这些电子产品的更新换代，系统的耗电量逐步增加，因此，这些电池供电的便携式系统对于低功耗SRAM设计提出了更高的要求。此外，由于这些便携式电子产品大部分时间处于闲置状态，而且随着工艺尺寸的缩小和电源电压的缩减，静态漏电流变得越来越大，这会使得大量的电池功耗会被漏电流消耗。所以，除了动态功耗外，降低SRAM的静态漏电流对于低功耗SRAM的设计同样非常需要。本文研究工作正是基于动态功耗和静态漏电流功耗这两个方面展开的。　　 从降低静态漏电流功耗的角度，本文以降低存储阵列的漏电流作为研究重点，首先分析了SRAM单元中漏电流的分布情况及各分量的大小。然后针对当前多种降低漏电流的技术，本文着重研究了基于虚拟地和虚拟电源电压两种控制技术，并从理论上和实验仿真结果上证明了虚拟地控制技术可以获得更加有效的漏电流减小。最后，本文提出了一种优化的源偏置技术，即基于单元管阈值电压跟随的源偏置技术，这种技术实现了在任何工艺和电源电压波动下都能使单元偏置电压维持在最佳状态，从而有效地减小了单元漏电流，同时又能保证足够的裕度以维持数据的稳定性。　　 从减小动态功耗的角度，本文分析了位交错结构所带来的半选问题，包括半选择破坏和半选单元额外功耗浪费两个方面。这些问题也成为了低电压低功耗SRAM设计的阻碍因素。通过对以往的解决半选问题的分析与研究，本文从单元设计的角度出发，提出了一种新的无半选问题的10T单元结构，改善以往方案中所存在的局限性。这种10T单元不仅彻底消除了半选问题，同时提高了读、写容限，有利于低电压低功耗SRAM的设计。基于SMIC65nm工艺仿真结果表明，单元的读、写容限比传统6T单元分别提高了21％和近一倍。另外，静态漏电流仿真结果对比表明该10T单元比传统6T单元减少了14％。