论文部分内容阅读
模数转换器(ADC)作为模拟系统和数字系统的接口器件,是电子系统的重要组成部分之一。随着集成电路技术的高速发展,ADC的应用领域不断拓宽,尤其在无线通讯与智能传感器领域,对ADC的性能要求不断提高。目前,ADC主要呈现低功耗高效化及多标准应用一体化的发展趋势。新型混合结构逐次逼近型模数转换器(SAR ADC)由于功耗低,结构简单和工艺适配性好等优势,已经成为新的研究热点。本文将基于应用市场的多样化需求与节能环保的主流发展趋势,研究低功耗中高速中高精度新型混合结构SAR ADC的系统架构和设计方法。SAR ADC是所有新型混合结构SAR ADC的设计基础。本文研究了SAR ADC核心电路的基本原理和设计方法,主要包括:多种实用DAC开关时序、采样开关、比较器、异步时钟产生电路以及SAR控制逻辑电路。同时,为了满足中高精度需求,本文提出了一种高采样精度的栅压自举开关,通过采用衬底偏置效应消除技术,减小了电荷注入差分误差并提高了采样开关导通电阻的线性度。逐次逼近流水线混合型(Pipelined SAR)ADC是一种结合Pipeline ADC和SAR ADC的新型混合结构SAR ADC,在速度、功耗和面积上有非常好的折中,是低功耗中高速中高精度ADC的最新研究方向。本文主要研究了两级Pipelined SAR ADC的基本原理和设计方法,从线性度、功耗、速度和面积方面,对两级Pipelined SAR ADC进行了系统级的建模和分析。然后,本文研究了基于运算放大器的两级Pipelined SAR ADC的设计方法。在此基础上,提出了一种基于过零检测器的两级Pipelined SAR ADC,通过采用过零检测器和电流源代替运算放大器的方式,极大地降低了余量放大器的功耗和设计难度。基于SMIC 180nm CMOS工艺,本文设计并实现了一款10位50MS/s基于运算放大器的两级Pipelined SAR ADC和一款12位50MS/s基于过零检测器的两级Pipelined SAR ADC。其中,基于运算放大器的两级Pipelined SAR ADC的有效位数为9.02位,功耗为5mW,FoM值为192 fJ/conv.-step。基于过零检测器的两级Pipelined SAR ADC的有效位数为10.76位,功耗为5mW,FoM值为57.7 fJ/conv.-step。测试结果表明,基于过零检测器的两级Pipelined SAR ADC性能明显优于基于运算放大器的两级Pipelined SAR ADC,在不增加功耗的情况下,提高了两位量化精度,满足当下应用市场低功耗的需求。可重构SAR ADC是一种可以根据系统要求重构成不同量化精度和信号带宽的新型混合结构SAR ADC,用于多频多模系统提升功耗和面积的利用率。本文提出了一种电容拆分复用及通道时域交织一体化技术,实现了量化精度和有效信号带宽的同步重构。同时,本文提出了一种新型两步式开关时序,该开关时序能有效降低可重构SAR ADC的功耗和面积。最后,本文提出了一种多通道时域交织数字后台校准技术,该技术适用于所有多通道时域交织ADC的通道失配校准,为高速多通道时域交织ADC提供了误差校准方法。该技术解决了电容拆分复用及通道时域交织一体化技术引入的通道失配误差。基于SMIC 180nm CMOS工艺,本文设计并实现了一款10-12位80-20MS/s精度带宽同步可重构SAR ADC。测试结果显示,在10位80MS/s模式下,DNL和INL的峰峰值分别为-0.21/+0.29LSB和-0.46/+0.41LSB。输入信号频率为31.3MHz时,有效位数为9.13位,功耗为2.61mW,FoM值为74.4fJ/conv.-step。在11位40MS/s模式下,DNL和INL的峰峰值分别为-0.31/+0.47LSB和-0.71/+0.65LSB。输入信号频率为15.6MHz时,有效位数为9.87位,功耗为2.05mW,FoM值为70.2fJ/conv.-step。在12位20MS/s模式下,DNL和INL的峰峰值分别为-0.51/+0.45LSB和-1.01/+0.98LSB。输入信号频率为7.8MHz时,有效位数为10.44位,功耗为1.77mW,FoM值为63.7fJ/conv.-step。